m0_66382319的博客

这几天尝试用s家的VIP和xilinx pcie搭建验证环境，之前以为两者没法连在一起，差点放弃了，不过最后还是顺利调试通过。1，编译问题，xilinx ip需要三步编译，需要调用synopsys_sim.setup库文件；uvm_dpi.cc需要在elab过程编译。2,VIP使用问题，之前疏忽vip复位，导致xilinx ip 这边rx一直是z态，反而tx有数据，一度以为是信号接错了。3，其他主要是时钟和复位的问题，axi master和slave之间时钟不一致导致数据传输出错。