【HDLbits】00Getting Started

文章介绍了如何使用HDL语言来创建两个简单的电路模块。第一个模块是top_module,它有一个始终驱动为逻辑高电平1的输出。第二个模块同样命名为top_module,但其输出被赋值为逻辑低电平0,即常数0。
摘要由CSDN通过智能技术生成

Started

1.Step one

我们将从一小部分HDL开始,以熟悉HDLBits使用的接口。以下是您需要为本练习构建的电路的说明:
构建一个没有输入和一个输出的电路。该输出应始终驱动 1(或逻辑高电平)。
在这里插入图片描述

module top_module( output one );
	
	assign one = 1'b1;
	
endmodule

2.Output Zero

构建一个没有输入和一个输出常数 0 的输出的电路
在这里插入图片描述
在这里插入图片描述

module top_module ( output zero );
	
	assign zero = 1'b0;
	
endmodule
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值