目录
2.在Logsim中设计一个1bit半加器电路,确保运算测试正确后,保存为子电路,文件名为half_adder.
3.在完成1bit半加器电路基础上,实现一个1bit全加器电路
4.理解全加器和二进制补码的原理,用Logsim设计实现一个4位二进制数的补码器电路。
1.下载安装Logsim 数字逻辑仿真软件。
从https://download.csdn.net/download/m0_74045503/88435139下载(先安装Java运行环境JDK,再运行Logsim)
2.在Logsim中设计一个1bit半加器电路,确保运算测试正确后,保存为子电路,文件名为half_adder.
(1)半加器原理分析
半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。
半加器是实现两个一位二进制数加法运算的器件。
A和B是相加的两个数,S是半加和数,C是进位数。
所谓半加就是不考虑进位的加法,它的真值表如下 (见表):

(2)半加器具体实现
确保运算测试正确后,保存为子电路,文件名为half_adder.


最低0.47元/天 解锁文章

被折叠的 条评论
为什么被折叠?



