Makefile
文章平均质量分 64
冬冬咚咚咚
这个作者很懒,什么都没留下…
展开
-
Makefile中的?= := += =的区别
Makefile编写的时候会需要定义一些变量,这时候就需要用到“=”也就是C语言中的赋值符号来进行赋值,但有时候也会遇到":="和"?=",那么它们的区别是什么呢?举个例子:编写一个MakefileA = "equal"all: @echo $(A)执行make命令,输出equal。这是普通的变量赋值,用了“=”。有点类似于宏的定义,但与宏定义又有一些区别,修原创 2015-11-01 22:18:26 · 6568 阅读 · 0 评论 -
Makefile中的$的使用
在Makefile中看到$这个符号,就能想到变量。$符号后面跟着的都是变量。例如:A="equal"all: @echo A @echo $A执行make命令,输出也就是说$符号起到了一个转义的作用。那么有时候我们还会看到更复杂一些的,比如A = $(shell pwd)all: @echo A @e原创 2015-11-02 23:24:58 · 1682 阅读 · 0 评论