SDRAM的工作原理

在信息处理中，特别是实时视频图像处理中，需要对视频信息进行缓存，这就必须设计大容量的存储器。同步动态随机存储器SDRAM虽然有价格优廉、容量大等优点，但因为SDRAM控制复杂，常用的做法是设计SDRAM通用控制器。所以，很多人不得不使用价格更为昂贵的SRAM。现在有一种做法是利用FPGA控制数据存储的顺序来实现对数字视频图像的旋转，截取，平移等实时处理。SDRAM的控制原理图如下所示： 

SDRAM的结构特点： 

    存储器的结构最初为线性结构，在任何时刻，地址线 只能有一位有效，也就是说，如果有N根地址线，那么可寻址的范围为0-（2N-1).当容量增大的时候，地址线的数目必然增加。利用地址译码器可以减少地址线的数目，但是，这种存储器的长宽比太大，在工业上是无法实现的。同时，由于连线的延时和连线的长度成正比，如果这样的设计，会使，存储器的速度变得异常缓慢。现在常用的做法是讲存储器设计成阵列。使得其长宽比接近1：1，这样，存储器就必须多设计一个列地址译码器，才能选择正确的存储单元。因此，存储器的地址线被分成行地址线和列地址线。行地址线选择所要读取的单元所处的行，列地址线选择所要读取的单元所处的列。这样就可以确定所要读取的单元所处的真正位置。 

    SDRAM的行地址线和列地址线是分时复用的，即地址要分两次送出，先送出行地址，再送出列地址。这样，可以大幅度减少地址线的数目。提高器件的性能。但寻址过程也会因此而变得复杂。新型SDRAM的存储容量一般比较大，如果采取简单的阵列结构，就会使存储器的字线和位线的长度、内部寄生电容和寄生电阻都变得很大，从而使整个存储器的存取速度变慢。实际上，现在的SDRAM一般都以BANK（存储块）为组织，将存储器分成很多独立的小块。由BANK地址线BA控制BANK间的选择，行地址线和列地址线贯穿所有的BANK，每个BANK的数据的宽度和整个存储器的宽度相同，这样，可以降低字线和位线的长度。从而加快数据的存储速度。同时，BA还可以使未被选中的BANK工作于低功耗的模式下，从而降低器件的功耗。 

    为减少器件的MOS管的数量，降低功耗，提高器件的集成度和存储容量，SDRAM是利用其内部的电容来存储数据。由于电容的放电，因此必须每隔一段时间就对内部电容进行充电，从而确保存储在电容中的数据不丢失。这就是刷新。刷新机制，使得SDRAM的控制过程变得更加的复杂。从而给应用带来难度。 

SDRAM的基本信号 

  SDRAM的基本信号可以分成以下几类：

   （1）控制信号：包括片选（CS），同步时钟（CLK),时钟有效信号（CKE),写允许信号（WE)，数据有效信号（DQM);

    (2) 地址选择信号:行地址选择（RAS)、列地址选择（CAS)、行/列地址线（A0-A12)、BANK地址线（BA0-BA1);

     (3) 数据信号：包括双向数据端口（DQ0-DQ15)、数据有效信号DQM等，DQM为低时，写入/读出有效；

 SDRAM的基本命令

    要正确对SDRAM进行操作，就必须 输入多种命令，包括：模式寄存器设置、预充电、  突发停止及空操作等。 SDRAM的内部状态会根据下表的命令进行转移。其中，命令COM={CS#,RAS#,CAS#,WE#},也就是说，在这四条线上传输命令。 

模式寄存器的规定

    模式寄存器可以通过装载模式寄存器命令进行编程，这组信息会一直保持在模式寄存器中，直到再次编程或者掉电为止。 它规定了SDRAM的操作模式，包括突发长度，突发类型，CAS延迟时间，运行模式及写突发模式。

SDRAM的初始化操作

    在上电后，必须对SDRAM进行初始化操作后，才能进行其它操作，初始化操作的步骤如下：

   （1）SDRAM上电后至少需要等待100-200us，等待时间结束后还至少要执行一条空操作命令

    (2) SDRAM执行一条预充电命令后，要执行一条空操作命令，这两个操作会使所有的存储单元进行一次预充电，从而使所有阵列中的器件处于待机状态。

 

    (3) SDRAM要执行两条自刷新命令，每一条刷新命令之后，都需要执行一条空操作命令。这些操作会使SDRAM内部的刷新及计数器进入正常运行状态，以便为SDRAM模式寄存器编程做好准备。

   (4) 执行加载模式寄存器命令。上述4步完成后，SDRAM就进入正常工作状态。

SDRAM基本的读写操作

    SDRAM的读操作需要地址线和数据线配合并发出一系列的命令来完成。SDRAM的读操作只有突发模式，而写操作则有突发模式和非突发模式。具体如下：

   带预充电的突发读写模式，能够最大访问的列地址最大数目为1，2，4，8；

   不带有机充电的全页读写模式，可以任意控制一次操作的列地址的最大数。