优质蛋白 - 芯片打工人-CSDN博客

因为计数器从8192倒序计数到0，综合后寄存器被优化为了14位。在综合后、布线后的行为仿真和时序仿真都显示高阻Z，且复位信号不起作用。因为解决不了modelsim综合后仿真一直报错的问题，只能先用Vivado自带的XSIM仿真，遇到了一个莫名其妙的bug。综合后仿真波形正常。在模块中定义了20位的计数器。

2023-07-14 16:17:26 615 1

原创 Vitis HLS C/RTL Cosim 报错 “Failed to compile generated C file xsim.dir/diamond/obj/xsim_2.c。”

Vitis HLS C/RTL Cosim 报错 “Failed to compile generated C file sim.dir/diamond/obj/xsim_2.c。”

2022-12-22 23:36:47 648 1

membre_non的博客

原创 PCIe学习笔记3：PCIe配置——PCIe拓扑与配置地址空间

原创 PCIe学习笔记2：PCIe体系架构——PCIe设备层次

原创 PCIe学习笔记1：PCIe体系架构——PCIe简介

原创 Vitis/Vivado HLS 流水线中的存储依赖——解决方法之二

原创 Verilog 利用握手信号（valid/ready）实现数据流水线反压

原创 Verilog/SystemVerilog 1位全加器实现32位全加器 - Module fadd

原创 Verilog FIFO转AXI4-Full模块的RTL简单实现 - Master主机

原创 Vitis/Vivado HLS 利用ROM实现简易正弦波发生器

原创 Vitis/Vivado HLS 流水线中的存储依赖——解决方法之一

原创 Vitis/Vivado HLS 纯数据流驱动流水线pipeline的IP核构建

原创【VCS】VCS报错：/libvcsnew.so: undefined reference to ‘xxx‘

原创 Vivado XSIM仿真器前仿真、后仿真寄存器信号输出高阻态

原创 Vitis HLS C/RTL Cosim 报错 “Failed to compile generated C file xsim.dir/diamond/obj/xsim_2.c。”

空空如也

空空如也