优质蛋白 - 芯片打工人-CSDN博客

优质蛋白 - 芯片打工人

码龄7年

关注

个人简介：芯片打工人

IP 属地：广东省

查看详细资料

原力等级

成就

当前等级

3

当前总分

206

当月

7

个人成就

获得145次点赞
内容获得8次评论
获得296次收藏

TA的专栏

创作活动更多

HarmonyOS开发者社区有奖征文来啦！

用文字记录下您与HarmonyOS的故事。参与活动，还有机会赢奖，快来加入我们吧！

0人参与去创作

搜TA的内容

检查bibtex编译时是否出现Error和Warning，部分Warning可能不影响Bibtex编译，但可能导致Xelatex编译失败

或者尝试导入Overleaf在线编译，省时省力

回答问题 2024.04.07

【VCS】VCS报错：/libvcsnew.so: undefined reference to ‘xxx‘

【代码】【VCS】VCS报错：/libvcsnew.so: undefined reference to ‘xxx‘

Vivado XSIM仿真器前仿真、后仿真寄存器信号输出高阻态

因为计数器从8192倒序计数到0，综合后寄存器被优化为了14位。在综合后、布线后的行为仿真和时序仿真都显示高阻Z，且复位信号不起作用。因为解决不了modelsim综合后仿真一直报错的问题，只能先用Vivado自带的XSIM仿真，遇到了一个莫名其妙的bug。综合后仿真波形正常。在模块中定义了20位的计数器。

Vitis HLS C/RTL Cosim 报错 “Failed to compile generated C file xsim.dir/diamond/obj/xsim_2.c。”

Vitis HLS C/RTL Cosim 报错 “Failed to compile generated C file sim.dir/diamond/obj/xsim_2.c。”

membre_non的博客

【实用】将CSDN公开文章保存为PDF的方法

PCIe学习笔记3：PCIe配置——PCIe拓扑与配置地址空间

PCIe学习笔记2：PCIe体系架构——PCIe设备层次

PCIe学习笔记1：PCIe体系架构——PCIe简介

Vitis/Vivado HLS 流水线中的存储依赖——解决方法之二

Verilog 利用握手信号（valid/ready）实现数据流水线反压

Verilog/SystemVerilog 1位全加器实现32位全加器 - Module fadd

Verilog FIFO转AXI4-Full模块的RTL简单实现 - Master主机

Vitis/Vivado HLS 利用ROM实现简易正弦波发生器

Vitis/Vivado HLS 流水线中的存储依赖——解决方法之一

Vitis/Vivado HLS 纯数据流驱动流水线pipeline的IP核构建

Latex 编译问题

【VCS】VCS报错：/libvcsnew.so: undefined reference to ‘xxx‘

Vivado XSIM仿真器 前仿真、后仿真寄存器信号输出高阻态

Vitis HLS C/RTL Cosim 报错 “Failed to compile generated C file xsim.dir/diamond/obj/xsim_2.c。”

Vivado XSIM仿真器前仿真、后仿真寄存器信号输出高阻态