mengsheng12的博客

以太网接口电路主要由 MAC）控制器和物理层接口PHY）两大部分构成。MAC层这里是FPGA，主要作用是访问控制子层协议，对接收的数据根据协议格式进行解析，按照协议格式进行发送数据。PHY层接收 MAC 发过来的数据（对 PHY 来说，没有帧的概念，都是数据而不管什么地址，数据还是 CRC），把并行数据转化为串行流数据，按照物理层的编码规则把数据编码转换为模拟信号发送出去，接收数据时的流程反之。故PHY作用之一就是进行数模转换。

UDP （User Datagram Protocol)用户数据协议是一种面向无连接的传输层协议，属于TCP/IP协议簇的一种。UDP具有消耗资源少、通信效率高等优点，通常用来传输音频、视频等对实时性要求高的场合。UDP和TCP是传输层中非常重要的两个协议，以下是两者的区别。

IP 协议是TCP/IP协议簇中的核心协议，也是TCP/IP协议的载体，IP 协议规定了数据传输时的基本单元和格式。如下图所示，之所以先介绍IP协议，因为IP协议中包含ICMP协议。即ICMP协议位于IP层的数据段。所有的TCPUDP及ICMP数据都以IP数据报格式传输。1.1.2IP协议首部报文格式IP首部一共20Byte，1个Byte=8bit，故一行4Byte（32bit），共有5行。版本4位IP版本号（Version），这个值设置为二进制的0100。

ARP），即地址解析协议，是根据IP地址（逻辑地址）获取MAC地址的一种 TCP/IP 协议。在以太网中，一个主机和另一个主机进行通信，必须要知道目的主机的 MAC 地址（物理地址），而目的 MAC 地址的获取由 ARP 协议完成。在以太网链路上的数据包称作以太帧，常见的以太网帧格式有Ethernet II、Ethernet802.3 RAW等。

RJ45插座只使用了1236这四根线，其中12这组负责传输数据（TX+TX-），而36这组负责接收数据（RX+RX-），另外四根线是备用的。这里数据DATA1+和引脚3、6相连接是为了向下兼容10M/100M.只不过不同的通信速率，其引脚功能有区别。MDIO（Management Data Input/Output),也被称为SMI（Serial Management Interface),即串行管理接口。MDIO接口是MAC和PHY芯片的配置接口，

PCF8563是PHILIPS公司推出的一款工业级多功能时钟日历芯片，具有报警功能、定时器功能、时钟输出功能以及中断输出功能，能完成各种复杂的定时服务。PCF8563 有 16 个可寻址的 8 位寄存器，但不是所有位都有用到。前两个寄存器（内存地址00H01H）用作控制寄存器和状态寄存器（内存地址02H~08H用作TIME 计时器秒年计时器；地址09H~0CH用于报警（ALARM）寄存器定义报警条件；地址0DH控制CLKOUT 管脚的输出频率；地址。

PROM：只能写一次数据；ROM：只读不写；EPROM：可写可擦除，但是需要固定编辑器对其改写。EEPROM：(Electrically Erasable Programmable Read Only Memory)带电可擦可编程只读存储器。本实验中用到的启明星开发板中所带的EEPROM是是ATMEL公司生产的AT24C系列的AT24C64 这一型号，AT24C64 具有高可靠性，可对所存数据保存 100 年，并可多次擦写，擦写次数达一百万次。AT24C64。

h_direct，v_direct为方块移动方向，h_direct=1，v_direct=1,代表方块从左至右，从上至下移动；蓝色部分为边界框，四条边界框的宽度都为40，方块的四个边长也为40.图中的四个角的黑色坐标是方块移动的边界值（不可到达），四个角的红色坐标是方块能移动到的边界值（可到达）。黄色线对齐处block_x=41，代表黑色移动方块已经触碰到左边界值，故需要改变水平移动方向向右，即h_direct=0跳变至1，仿真符合设计。刚开始坐标位于左上角处，当方块移动时钟来临，即move_en为1时，

本实验用到的HDMI接口不同于lcd彩条实验，这是因为启明星开发板上RGB TFT-LCD 接口可以直接读取RGB信号和行场同步信号，而HDMI接口需要使用TMDS标准传输音视频数据，即需要对RGB信号和行场同步等信号进行编码（10位并行数据），编码完成后需要再并转串（单端数据），再单端转差分，方可进行传输显示。

char是用来存储字符字模的二维数组，大小是32X128，由上面2.5.1可知当运行到第120行第十列，即（10，120）时，开始显示字符信息，但是由于传送数据有一个clk的延迟，故需要提前一排开始判断char中的字模是0还是1，如果是1，就对该点像素赋值为字符颜色，如果为0，就对该像素赋值为背景颜色。但这里需要注意的是当显示到（109，109)的位置时，有一段位置状态，这是因为我们存储图片大小为100X100，即共10000个，存储到rom中就是占用了（0~9999）地址，因此10000为未知状态。

TFT-LCD的全称是，即薄膜晶体管液晶显示屏。1.1分辨率以分辨率1080P举例，指的就是LCD屏幕上的像素数量是1920*1080个。

使用两块开发板通过RS485端口互联，由各自开发板上的两个按键分别控制对方开发板上两个灯的亮灭。当按键按下时，对方开发板上对应的led灯点亮；按键释放时，对应的led灯熄灭。

占用的引脚少，成本低：传输速度慢长距离、低速率的通信场合1.1.2并行通信：传输速率快：占用引脚多，成本高：短距离的场合。1.2按照数据传输方向1.2.1单工通信：数据只能沿一个方向传输。1.2.2半双工通信：数据可以沿两个方向传输，但需要分时进行。1.2.3全双工通信：数据可以同时进行双向传输。1.3按数据同步方向分类1.3.1同步通信带时钟端口的数据传输1.3.2异步通信没有时钟端口，发送方和接收方使用各自的时钟控制数据的收发过程。

FIFOFirst In First Out，即先入先出），是一种数据缓存器，用来实现数据先入先出的读写方式。FIFO 本质上是由 RAM 加读写控制逻辑构成的一种先进先出的数据缓冲器，其与普通存储器 RAM 的区别在于 FIFO 没有外部读写地址线，使用起来非常简单，但 FIFO 只能顺序写入数据，并按顺序读出数据，FIFO在使用时并不存在像RAM那样的读写冲突问题。1.2FIFO IP端口介绍wr_en:写使能，为高电平时开始写入数据。full：满信号，为高电平时，不再写入数据。

RAM（Random Access Memory)随机访问存储器，包含静态和动态RAM。，一般包括单端口 RAM（Single Port RAM，缩写为SP RAM）、简单双端口RAMSimple Dual Port RAM，缩写为SDP RAM，也叫伪双端口RAM）和真双端口RAM，缩写为 TDP RAM）。而动态 RAM 在供电的情况下，还需要根据其要求的时间来，一般包括 SDRAM 和DDR SDRAM。ROM（只读存储器），只读存储器一般包括PROMEPROM。

PLL（phase-locked loop)锁相环，锁相环作为一种反馈控制电路，其特点是利用外部输入的参考信号来控制环路内部震荡信号的频率和相位。锁相环拥有强大的性能，可以对输入到 FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整和优化抖动等。MMCM（mixed-mode clock manager）混合模式时钟管理，是一个 PLL 上加入 DCM 的一部分以进行精细的相移，也就是说 MMCM在PLL的基础上加上了功能，又因为 PLL是模拟电路，而动态调相是数字电路，所以。

x（2，256，100，148），这里x的第零维是2，第一维是256，第二维是100，第三维是148。改行代码的作用是实现以下公式，黄色部分，这里没有计算teacher的空间注意力图。该行代码实现以下公式。在x的第一维（256）上求平均值，保持维度。（2）记录得到的学生空间注意力图的维度（2，1，100，148）该段代码将s的维度保持第零维不变，剩下自动计算，生成二维向量。上面第一行代码实现下图公式，第二三转换维度方便进行掩码计算。代码执行后s（2，1，100，148）运行后得到s（2，256，1，1）

功能四：基于面积规则下，显示类别和 bbox 实例面积的分布图，通过子函数。功能三：显示类别和 bbox 实例宽/高比例的分布图，通过子函数。功能二：显示类别和 bbox 实例宽、高的分布图，通过子函数。功能一：显示类别和 bbox 实例个数的分布图，通过子函数。可视化 neck 输出的 3 个层的所有输出特征图的平均激活。可视化 backbone 输出的 3 个层的最大激活层。（8）Grad-Based CAM可视化。2）查看trensformed图像。3）查看pipeline图像。

通常每个网格要预测2个,每个bounding box要预测5个值（x,y,w,h)和一个confidence值，如下图中第二个黄色框所指，confidence值是该bounding box和GT box的IOU值。所以每个网格预测5X2+class个数。其中x,y是相对于网格的值，在（0，1）之间，w，h是相对于整张图片的相对值，也在（0，1）之间。最后测试时的预测分数就为class预测分数Xconfidence值。

（1）命令（2）可视化结果。