middlewen的博客

原创 达芬奇pro开发板DDR3读写实验

左侧是用户接口，就是 用户（FPGA）同 MIG 交互的接口，用户只有充分掌握了这些接口才能操作 MIG。图上有个4:1,说明MIG 输出到app接口上的时钟ui_clk = 800M/4=200M ，即到时我们在写RTL逻辑代码时操作MIG核时，用的就是这个200M时钟；必须在①前提条件全部为高时，给出②地址和命令(app_cmd = 3’b000)，然后给出③写数据的信号，就成功写入数据到DDR了；③相对①②可以提前1拍，或最多延迟2拍，但是最好跟①②对齐，不容易出错。（重要）参考（很详细）