- 博客(1)
- 收藏
- 关注
原创 Verilog学习简记
这段时间,由于专业课程上的安排,学习到了verilog硬件描述语言,实际去用的时候会遇到比较多的问题,简单在这里记一下。1.v文件编译错误/Error: D:/mentorsim/examples/p8.v(7): (vlog-2110) Illegal reference to net “qout”./* 出现该错误,将always模块中被赋值的信号量设定...
2018-10-15 20:26:49 2963
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人