[A-II] STM3210xxx JTAG接口电路

版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/misskissC/article/details/40427769

1 JTAG接口

JTAG(Joint Test Action Group ,联合测试行动小组 ) 是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试。目前大多数比较复杂的器件如ARM、 DSP 、 FPGA等都含有支持 JTAG 协议的模块。处理器上标准的 JTAG 接口是 4 线: TMS 、 TCK 、 TDI 、 TDO ,分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。目前 JTAG 接口的连接有两种标准,即 14 针接口和 20 针接口。


现手里有一个J-link调试工具,在其下方有一个20针的JTAG接口。如下图:


Figure1. J-Link调试工具之JTAG接口

开发板上的处理器一般都采用标准的4线JTAG接口,即包含TMS 、 TCK 、 TDI 、 TDO接口(引脚)。还可能包含nTRST(测试系统复位信号)接口。若要用J-link工具来实现对开发板处理器中的程序的调试(在线)与仿真,则开发板上需要建立一个20针的排针,将J-Link工具上的JTAG接口通过排线连接到排针上,然后再将开发板上的处理器中有关JTAG接口引出到此排针上,以跟JTAG接口对应的引脚相连。


芯片之上只有4或者5个引脚与JTAG接口中对应的引脚相连,那么JTAG接口剩余的引脚该做如何处理?JTAG接口标准有以下规定:

1  VTref   目标板参考电压,接电源

2  VCC   接电源

3  nTRST   测试系统复位信号

4、6、8、10、12、14、16、18、20  GND 接地

5  TDI   测试数据串行输入

7  TMS   测试模式选择

9  TCK   测试时钟

11  RTCK  测试时钟返回信号

13  TDO   测试数据串行输出

15  nRESET   目标系统复位信号

17 、 19 NC  未连接


Figure2展示JTAG引脚编号与排针(下图框框)的对应关系,及按照JTAG规定的接线:


Figure2. JTAG接口标准

2 STM3210xxxJTAG脚上的内部上拉和下拉

保证JTAG的输入引脚不是悬空的是非常必要的,因为他们直接连接到D触发器控制着调试模式。必须特别注意SWCLK/TCK引脚,因为他们直接连接到一些D触发器的时钟端。

为了避免任何未受控制的I/O电平,STM32F10xxx在JTAG输入脚上嵌入了内部上拉和下拉。

  • JINTRST:内部上拉
  • JTDI:内部上拉
  • JTMS/SWDIO:内部上拉
  • TCK/SWCLK:内部下拉

一旦JTAG I/O被用户代码释放,GPIO控制器再次取得控制。这些I/O口的状态将恢复到复位时的状态。

  • JNTRST:带上拉的输入
  • JTDI:带上拉的输入
  • JTMS/SWDIO:带上拉的输入
  • JICK/SWCLK:带下拉的输入
  • JTDO:浮动输入

软件可以把这些I/O口作为普通的I/O口使用。


注意:JTAG IEEE标准建议对TDI,TMS和nTRST上拉,而对TCK没有特别的建议。但在STM32F10xxx中,JTCK引脚带有下拉。内嵌的上拉和下拉使芯片不再需要外加外部电阻。

这些内容来源于《RM008 STM32F10XX参考手册》P.737。这说明,在STM32F10xxx芯片上的JTAG引脚外已经不需要外加上拉电阻。在AD中的设计电路采用Figure 2与Figure 3即可。


Figure3. STM32103VET6芯片JTAG引脚与JTAG接口相连图

具相同网络标号(如TMS)的引脚表示连接关系。


[2014.10.24 - 15:12]

《ETF》Note Over.

展开阅读全文

没有更多推荐了,返回首页