SV中Clock的处理

本文探讨了在SystemVerilog中如何处理时钟,特别是在需要对时钟进行随机化的场景下。介绍了两种方法:1) 构造不同频率的虚拟时钟,通过变量选择使用;2) 在随机范围内生成虚拟时钟并利用`repeat`结合`@(posedge)`进行操作。同时强调了在接口中定义时钟输入和输出modport的重要性。
摘要由CSDN通过智能技术生成

问题: 如何实现某个范围内的clock的随机化

难点: # 后面必须跟常量。

解决方法:

   1) 如果clock是某些特定频率,那么构造这些特定频率的virtual clock,并通过变量选择相应频率的virtual clock,作为phiscal clock.

 

          具体如下:

=================env.sv====================

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值