Design Compiler
综合
冬天玩游戏冻手
毕业于2017 沈阳建筑大学 控制工程。从事芯片研发工作,主要方向为DFT。
展开
-
Tcl与Design Compiler ——DC启动环境的设置
这位老哥讲的挺好。可以拿来直接学习.传送门https://www.cnblogs.com/IClearner/p/6621967.html转载 2020-04-30 16:04:05 · 336 阅读 · 0 评论 -
DC学习(2)综合的流程
一:逻辑综合的概述synthesis = translation + logic optimization + gate mapping1:Translation主要把描述RTL级的HDL语言,在约束下转换成DC内部的同意用门级描述的电路,以GTECH或者没有映射的ddc形式展现2:logic optimization逻辑优化,就是把统一用门级描述的电路进行优化,例如把路径调整一下,门改...转载 2020-04-30 15:41:20 · 2569 阅读 · 0 评论 -
DC中wire_load_model与wire_load_mode
说起wire load model,IC设计EDA流程工程师就会想到DC的两种工具模式:线负载模式(wire load mode)和拓扑模式(topographicalmode)。为什么基本所有深亚微米项目都使用拓扑模式而不是wireload模式?现在还有必要了解wire load model么?其实wire load model是十分经典基础的模型,除了DC,许多EDA工具依然采用这一模型,了解...转载 2020-04-30 13:48:13 · 2038 阅读 · 0 评论