建立强大的verilog编写环境

最新推荐文章于 2024-03-06 12:03:50 发布
最新推荐文章于 2024-03-06 12:03:50 发布
阅读量3.1w 收藏 83
点赞数 6
分类专栏： 实用技巧
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pieces_thinking/article/details/81457154
版权

可能标题有点大，各位看官仔细看吧。。。

第一部分各个开发编写环境介绍：
转自：https://zhuanlan.zhihu.com/p/33443736

各个编辑器的肤浅体验（for Verilog）

个人体验，有一说一。。。就不列123了，都是自己的感受。

这两天我试用了notepad++，Vim，Atom，VScode，Sigasi 以及 sublime。

至于Emacs，还是@神吧（不是sb）。

UE：不说了，之前一直在用，界面风格我喜欢，带列操作，语法高亮，自动补全，自动缩进功能都有，但是需要uew文件，没有版本控制功能，并且需要正版支持。如果你很容易满足，并且喜欢的界面风格跟我一样，那就是他了。

notepad++：功能全面，上面说的功能都有，重要的是不需要下载别的文件，官方支持Verilog语法，但是没有版本控制功能，编程界面看不顺眼，毕竟动不动要一直对着他25个小时，还是顺眼点好，各位可以下载下来根据自己喜好安装。

Vim：编辑器之神，功能强大，因为我之前一直在用UE，没有体验到他的强大，反正别人是这么说的，如果你觉得vim比我这个方法好点，欢迎分享=。=我之所以没用，当然是因为编程界面啊。。。

***Atom：***git的东西，免费，但以后收费不收费不知道。没有官方Verilog支持，需要下载verilog的社区Package，对Verilog语法支持可以说弱爆了，语法高亮颜色单一，哪有什么五彩缤纷的代码，视觉瞬间回到文本编辑器，软件我卸载了，自动补全不记得有没有，但是就算有相比sublime也是弱爆了。值得关注的是Atom编程界面好看，支持外部插件，拓展性好，可以实现语法报错，自带git版本控制，这点我喜欢。我对他持有观望态度，什么时候插件资源库成熟了，记得@我。ps：使用插件可以支持列操作

VScode：微软亲儿子，但免费，各种优势请各位百度，我只说与Verilog相关的。可以搜索到Verilog语法包，插件几乎没有。语法高亮就一到两个颜色，自动补全功能不全，有些关键词不能补全，补全功能也比较弱，自带git版本控制。到此为止我体验了作为一个Verilog编程者的心酸，建议各位改行学python吧=。= 别和我竞争了。

Sigasi：针对Veilog编程者定制的工具，暖心。功能强大，语法高亮这种最低要求不是考量他的标准，功能方面去官网看下，你会明白的。但是要免费的话，你得要连上他们的服务器，反正我是没连上。。。有别的方法也可以@我一下，悄悄地告诉我。

Sublime：好处大大的，界面顺眼。上面说的，没说的功能都有，按照文章安装下、体验下你就知道了。缺点是需要安装cygwin等软件，过程相对多点，但是一劳永逸。但是没有git版本控制功能是遗憾。如果你很容易满足的话，那我建议你安装上面的UE或者notepad++，就OK了，此文转发下就行了。ps：列操作鼠标中间点击

这里使用最多的应该是UE和NPP了，所以网上大把教程，按照教程来就好了，接下来主要介绍VIM和Sublime(这个教程也比较多，主要参考知乎上的一篇文章)

华丽分割线

一、vim + syntastic + verilator or iverilog

这里有别人弄好的VIM，可惜不会用，又会用的大佬请留言。

Introduction

syntastic让你可以在vim里可以使用lint功能,让你在写code時检查看看有沒有语法上的错误或者可能潜在的错误

Install

linter

首先要先安装inter有两种选择: Icarus Verilog或是verilator,看你偏好哪一种，我是经由homebrew安装:

$brew install verilator
$brew install iverilog

syntastic

syntastic我是使用vundle安装,你也可以通过其他package manager安裝.請參考GITHUB

通过vundle安装(这里我是通过vundle安装syntastic,如果不会使用vundle,請參考GITHUB

Plugin 'scrooloose/syntastic'

在vimrc加上以下几行, 以下是参考syntastic官方的设定

set statusline+=%#warningmsg#
set statusline+=%{SyntasticStatuslineFlag()}
set statusline+=%*

let g:syntastic_always_populate_loc_list = 1
let g:syntastic_auto_loc_list = 1
let g:syntastic_check_on_open = 1
let g:syntastic_check_on_wq = 0

设置lintor:verilator和iverilog我都设置了,两个都有则会一起检查,若是第一个挂了它会自动找第二個,如果你只想使用其中一种，留着你要的那一个即可

let g:syntastic_verilog_checkers = ['verilator','iverilog']

Use

完成之后可以用:SyntasticInfo查看是否有配置完成

接下來就可以使用:SyntasticCheck开始语法检查功能啦
syntastic好像也有提供在:w時提供检查的功能

Some problem

syntastic会根据filetype去開啟不同语言的linter
可以用:set filetype?看看是不是verilog

有些人会使用verilog_systemverilog的套件來让verilog产生语法高亮,filetype則会是verilog_systemverilog,此时syntastic则不会支持

目前我的解法是在verilog_systemverilog套件里判断副档名的地方更改.
本來是长这样:

au! BufNewFile,BufRead *.v,*.vh,*.vp,*.sv,*.svi,*.svh,*.svp setfiletype verilog_systemverilog

为了同時使用syntastic 和verilog_systemverilog的语法高亮,我的做法是将.v檔案當成普通的verilog并让syntastic只支持.v,我將上面改成:

au! BufNewFile,BufRead *.vh,*.vp,*.sv,*.svi,*.svh,*.svp setfiletype verilog_systemverilog

au! BufNewFile,BufRead *.v setfiletype verilog_systemverilog.verilog

也就是让.v档案同時有两种filetype, .v档案之外都当成verilog_systemverilog.

Summary

簡單來說你可以用一樣的方法去設定其他語言的linter
可以分成以下step:

  • 安裝語言相對應的linter
  • 安裝syntastic(如果本來就有可以跳此步驟)
  • 查看syntastic官方文件,看syntastic有沒有支持你的linter
  • 根據syntastic官方文件去設定你的linter
    step3 的syntastic所支持的linter列表

Reference

[VIM插件: SYNTASTIC[语法检查]](http://www.wklken.me/posts/2015/06/07/vim-plugin-syntastic.html)

[[資工雜筆] 建置 vim + syntastic + eslint + gcclint](https://noootown.wordpress.co…

二、Sublime+Verilator建立强大的verilog编写环境

正文（5步走，其实不麻烦）
话不多说，上干货。

1、下载cygwin。

该软件在windows上模拟linux环境，为了编译verilator。如果你有别的方法编译verilator，自己就可以搞了，方法不限。

安装cygwin也可以感受linux命令行的强大，何乐不为。

2、cygwin安装

安装时我填写阿里的镜像服务器地址http://mirrors.aliyun.com/cygwin/，直接用软件里的镜像服务器地址，速度可以，如果下载速度不好的话，百度一个cygwin的镜像服务器地址。ps：安装Atom后，因为墙太高，你可以使用国内的镜像服务器下载Atom的package。

安装cygwin时需要安装下列插件

  • binutils （搜索到binutils:GNU assembler）
  • gcc （搜索到gcc-core、gcc-g++)
  • gcc-mingw
    （64bit电脑搜索到mingw64-i686-gcc-core和mingw64-i686-gcc-g++的，32bit电脑带X86的同上两个core和g++）
  • cc（C compiler）
  • gdb（搜索到gdb：The GNU Debugger）
  • perl（我全下了。。。有懂的可以说下）
  • Flex（搜索到flex：A fast lexical）
  • bison（在devel目录下）
  • make（GNU）

或者（简单粗暴）直接把devel中的全选了

安装包先别删除编，编译verilator时缺什么模块可以后面通过再打开cygwin安装包安装。

3、下载verilator或者修改版的verilator，并在cygwin上编译verilator

注：verilator需要module里关联的module都在一个文件夹下，修改版则去除了这个限制。（我个人喜欢把源文件放在一个目录下，所以用了原版verilator）

在cygwin里输入下面代码，编译verilator。

unset VERILATOR_ROOT   # For bash

cd verilator         #打开verilator安装目录，自己修改目录

./configure          #开始编译，缺什么用cygwin补什么。

make

make install

4、sublime里安装SublimeLinter模块和SublimeLinter-contrib-verilator模块等

sublime安装方法自行百度，安装好后使用快捷建ctrl+shift+p打开命令窗口，输入package control，点击搜索结果，安装包管理插件。安装好后使用快捷建ctrl+shift+p打开命令窗口，输入install package，等一会出现命令窗口，在命里窗口里搜索SublimeLinter模块、SystemVerilog模块、VerilogGadget模块，点击安装。ps：卸载的话，使用remove，跟安装同理。
PS：如果搜索模块搜索不到，请先install package 再 搜索相关模块。

  • SublimeLinter模块用于连接verilator。
  • SystemVerilog模块用于语法高亮，高端自动补全等。
  • VerilogGadget模块用于自动生成模块实例化，自动生成testbench，自动生成case序列等。

5、修改paths路径

将cygwin的bin夹下这三个的文件拷贝到verilator的bin目录下

cygwin1.dll
cygstdc++-6.dll
cyggcc_s-seh-1.dll

进入sublime，打开菜单栏 tool->SublimeLinter->Open Settings

在右边用户设置里找下面的函数，windows的路径改成你自己安装verilator的路径。

PS:这一步SB3设置路径在这

这里写图片描述
需要把左边的系统设置全部拷贝到右边
这里写图片描述
然后在右边这里设置下路径（注意：路径是里 “/” 不是 “\” ，否则会报错）
这里写图片描述

"paths": {
            "linux": [],
            "osx": [],
            "windows": "E:/app/verilator-3.918/bin"
        },

这样，SublimeLinter就能找到verilator了。

使用F1可显示语法错误地点和原因。报错是实时的。

如果你有更好的美化方法，请告知。。。人多力量大。。。

6、gutter主题（根据喜好自己选）

切换语法报错提示图标样式

进入sublime，打开菜单栏 tool->SublimeLinter->Choose Gutter Theme 自己选吧。

7、卸载原有编辑器 =。=

华丽的分割线
接下来的部分持续更新中…

8、部分插件的安装

常见的插件安装，网上大把教程

  • 1 sidebarenhancements

对于sidebarenhancements这个强大的插件比较复杂，所以另开一篇进行说明，详情请移步：https://blog.csdn.net/Pieces_thinking/article/details/81974784

OpenFPGA
关注
  • 6
    点赞
  • 踩
  • 83
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
Verilog SOPC高级实验教程 -夏宇闻-带书签完美清晰版PDF_4/4
10-08
总共4个分卷，此为第4个.下全了才能正常解压. 国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。 内容简介 Verilog SOPC 高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。本书通过由浅入深的10个实验，详细地介绍了ModelSim 6.0和Quartus Ⅱ 8.1的操作步骤，扼要地介绍了Quartus Ⅱ 8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器Nios Ⅱ 等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用Altera FPGA （型号为Cyclone Ⅱ EP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。 本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。 目录回到顶部↑第1讲 ModelSim SE 6.0的操作 　1.1 创建设计文件的目录 　1.2 编写RTL代码 　1.3 编写测试代码 　1.4 开始RTL仿真前的准备工作 　1.5 编译前的准备、编译和加载 　1.6 波形观察器的设置 　1.7 仿真的运行控制 　总结 　思考题 第2讲 Quartus 8.1入门 　2.1 Quartus Ⅱ 的基本操作知识 　2.2 Quartus Ⅱ 的在线帮助 　2.3 建立新的设计项目 　2.4 用线路原理图为输入设计电路 　2.5 编译器的使用 　2.6 对已设计的电路进行仿真 　2.7 对已布局布线的电路进行时序仿真 　总结 　思考题 .第3讲 用Altera器件实现电路 　3.1 用Cyclone Ⅱ FPGA实现电路 　3.2 芯片的选择 　3.3 项目的编译 　3.4 在FPGA中实现设计的电路 　总结 　思考题 第4讲 参数化模块库的使用 　4.1 在Quartus Ⅱ 下建立引用参数化模块的目录和设计项目 　4.2 在Quartus Ⅱ 下进入设计资源引用环境 　4.3 参数化加法-减法器的配置和确认 　4.4 参数化加法器的编译和时序分析 　4.5 复杂算术运算的硬件逻辑实现 　总结 　思考题 第5讲 锁相环模块和SignalTap的使用 第6讲 Quartus Ⅱ SOPCBuilder的使用 第7讲 在Nios Ⅱ 系统中融入IP 第8讲 LCD显示控制器IP的设计 第9讲 BitBLT控制器IP 第10讲 复杂SOPC系统的设计 本书的结束语 附录 GXSOC/ SOPC 专业级创新开发实验平台 参考文献
Matlab代码verilog-ghlangs:一个命令行工具，向您显示什么编程语言在任何用户或组织的GitHub存储库中占主导地位
05-27
Matlab代码verilog 格朗斯 关于 Ghlangs是一个命令行工具，利用可以告诉您哪种编程语言在任何用户或组织的GitHub存储库中占主导地位。 您可以查看每个存储库的简短摘要，也可以显示所有存储库中用每种语言编写的代码总数。 仅包括目标用户/组织拥有且不是分支的存储库。 入门 1. GitHub API令牌 Github GraphQL API v4需要身份验证，因此您需要与此工具一起使用。 不需要范围，但如果要查看私有存储库中的数据，则必须选择repo（对私有存储库的完全控制）范围。 将令牌保存到名为GITHUB_AUTH_TOKEN的环境变量中。 2.安装ghlangs 使用围棋工具 只需使用go get安装项目 go get github.com/hajekjiri/ghlangs 从源头建造 克隆存储库 git clone https://github.com/hajekjiri/ghlangs 然后建立专案 go build 3.运行ghlangs 运行ghlangs -h或ghlangs -help来显示参数的简短描述。 $ ghlangs -help Usag
Verilog 基础入门之环境搭建
HackEle的博客
02-02 1535
来源：ZYNQ学习 Verilog 做仿真时，可选择不同仿真环境。FPGA 开发环境有 Xilinx 公司的 ISE（目前已停止更新），VIVADO；因特尔公司的 Quartus II；A...
如何在VSCode中优雅地书写Verilog
最新发布
weixin_62701327的博客
03-06 1774
2.仿真器选择ModeiSim的，选择常见的器件家族，建立存在工作库的文件目录并填入，选择modelsim的win64文件夹作为modelsim仿真器所在目录，勾选Compile Xilinx IP,最后点击compile即可生成相应工作库(注：此处等待时间较长).在VSCode中打开源文件所在目录，编写完设计文件和仿真文件后，按住ctrl+`打开终端，输入vlog *.v 编译该工作目录下的全部.v文件.(也可以输入vlog xxx.v文件单独编译对应的.v文件).
Verilog SOPC高级实验教程 -夏宇闻-带书签完美清晰版PDF_3/4
10-08
此为PDF电子书. 要源码的见我其他下载资源. 总共4个分卷，此为第3个.下全了才能正常解压. 国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。 内容简介 Verilog SOPC 高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。本书通过由浅入深的10个实验，详细地介绍了ModelSim 6.0和Quartus Ⅱ 8.1的操作步骤，扼要地介绍了Quartus Ⅱ 8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器Nios Ⅱ 等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用Altera FPGA （型号为Cyclone Ⅱ EP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。 本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。 目录回到顶部↑第1讲 ModelSim SE 6.0的操作 　1.1 创建设计文件的目录 　1.2 编写RTL代码 　1.3 编写测试代码 　1.4 开始RTL仿真前的准备工作 　1.5 编译前的准备、编译和加载 　1.6 波形观察器的设置 　1.7 仿真的运行控制 　总结 　思考题 第2讲 Quartus 8.1入门 　2.1 Quartus Ⅱ 的基本操作知识 　2.2 Quartus Ⅱ 的在线帮助 　2.3 建立新的设计项目 　2.4 用线路原理图为输入设计电路 　2.5 编译器的使用 　2.6 对已设计的电路进行仿真 　2.7 对已布局布线的电路进行时序仿真 　总结 　思考题 .第3讲 用Altera器件实现电路 　3.1 用Cyclone Ⅱ FPGA实现电路 　3.2 芯片的选择 　3.3 项目的编译 　3.4 在FPGA中实现设计的电路 　总结 　思考题 第4讲 参数化模块库的使用 　4.1 在Quartus Ⅱ 下建立引用参数化模块的目录和设计项目 　4.2 在Quartus Ⅱ 下进入设计资源引用环境 　4.3 参数化加法-减法器的配置和确认 　4.4 参数化加法器的编译和时序分析 　4.5 复杂算术运算的硬件逻辑实现 　总结 　思考题 第5讲 锁相环模块和SignalTap的使用 第6讲 Quartus Ⅱ SOPCBuilder的使用 第7讲 在Nios Ⅱ 系统中融入IP 第8讲 LCD显示控制器IP的设计 第9讲 BitBLT控制器IP 第10讲 复杂SOPC系统的设计 本书的结束语 附录 GXSOC/ SOPC 专业级创新开发实验平台 参考文献
Verilog SOPC高级实验教程 -夏宇闻-带书签完美清晰版PDF_1/4
10-08
此为PDF电子书. 要源码的见我其他下载资源. 总共4个分卷，此为第1个.下全了才能正常解压. 国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。 内容简介回到顶部↑Verilog SOPC 高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。本书通过由浅入深的10个实验，详细地介绍了ModelSim 6.0和Quartus Ⅱ 8.1的操作步骤，扼要地介绍了Quartus Ⅱ 8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器Nios Ⅱ 等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用Altera FPGA （型号为Cyclone Ⅱ EP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。 本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。 目录回到顶部↑第1讲 ModelSim SE 6.0的操作 　1.1 创建设计文件的目录 　1.2 编写RTL代码 　1.3 编写测试代码 　1.4 开始RTL仿真前的准备工作 　1.5 编译前的准备、编译和加载 　1.6 波形观察器的设置 　1.7 仿真的运行控制 　总结 　思考题 第2讲 Quartus 8.1入门 　2.1 Quartus Ⅱ 的基本操作知识 　2.2 Quartus Ⅱ 的在线帮助 　2.3 建立新的设计项目 　2.4 用线路原理图为输入设计电路 　2.5 编译器的使用 　2.6 对已设计的电路进行仿真 　2.7 对已布局布线的电路进行时序仿真 　总结 　思考题 .第3讲 用Altera器件实现电路 　3.1 用Cyclone Ⅱ FPGA实现电路 　3.2 芯片的选择 　3.3 项目的编译 　3.4 在FPGA中实现设计的电路 　总结 　思考题 第4讲 参数化模块库的使用 　4.1 在Quartus Ⅱ 下建立引用参数化模块的目录和设计项目 　4.2 在Quartus Ⅱ 下进入设计资源引用环境 　4.3 参数化加法-减法器的配置和确认 　4.4 参数化加法器的编译和时序分析 　4.5 复杂算术运算的硬件逻辑实现 　总结 　思考题 第5讲 锁相环模块和SignalTap的使用 第6讲 Quartus Ⅱ SOPCBuilder的使用 第7讲 在Nios Ⅱ 系统中融入IP 第8讲 LCD显示控制器IP的设计 第9讲 BitBLT控制器IP 第10讲 复杂SOPC系统的设计 本书的结束语 附录 GXSOC/ SOPC 专业级创新开发实验平台
Verilator开源SystemVerilog模拟器和lint系统- Verilator / Verilator
01-27
Verilator开源SystemVerilog模拟器和lint系统- Verilator / Verilator-源码
Windows下高效Verilog/System Verilog 开发环境搭建
Jasper灬兰的博客
07-25 7560
Windows下高效Verilog/System Verilog 开发环境搭建 0. 前言 ​ 在我们工程设计的过程中，经常会存在不直接跑EDA软件（如Vivado Quartus）编写Verilog 以及SV代码的情景 。 今天我就来安利大家一个小巧的Verilog/System Verilog 开发环境，你想要的它都有。同时它还具备代码提示，语法检查功能，代码跳转，自动生成Verilog Testbench 等功能，极大的提高我们编写代码的效率。当然vsim和emacs的死忠粉可以跳过这篇文章(●
verilog 编程环境搭建2 —— vscode 插件安装与配置
ppqppl的博客
10-27 3089
verilog 编程环境搭建2 —— vscode 插件安装与配置 安装 vscode 的过程这里就不进行详细讲解，这里主要是介绍如何配置 verilog 通过一些插件来实现编译，在安装插件之前我们需要确认电脑中是否已经安装了 C/C++ 和 python 的开发环境 基本环境配置 安装 verilog-HDL/SystemVerilog/Bluespec SystemVerilog 插件 首先...
SystemVerilog学习之路（1）— 搭建开发环境和HelloWorld
qq_38113006的博客
08-29 5975
UVM学习之路（1）— Questasim下载安装和HelloWorld 一、前言 Questasim是由Mentor Graphics公司推出的一款非常好用且功能强大的高级仿真模拟工具，该软件基于标准的单核验证引擎，集成了一个HDL模拟器，一个约束求解器，一个判断引擎，功能覆盖，以及一个通用的用户界面。Questasim可以用于各类产品的仿真模和调试等操作，可以大大地降低复杂FPGA和SOC设计的风险。 参考：Questasim10.6c下载安装教程 Questasim的基本运用 二、Questasi
verilog开发经验小谈
szzjlzy的博客
03-21 2714
最近的工程均与FPGA有关，从前仿到综合实现，以及在线的debug。期间遇到了许多问题，在老师的指导和自己的摸索下，将问题一一解决，从中受益颇多。特此开文以记录二三。*本文叙述顺序遵从工程的顺序，从基础的代码书写以及前仿，到综合实现，最后在线debug。 工程基于的软件平台主要为vivado，主板为ZC706，工程目标为基于ZC706配置AD9364。*1. 基础部分本部分不细分代码书写以及前仿工
Verilog SOPC高级实验教程 -夏宇闻-带书签完美清晰版PDF_2/4
10-08
此为PDF电子书. 要源码的见我其他下载资源. 总共4个分卷，此为第2个.下全了才能正常解压. 国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。 内容简介 Verilog SOPC 高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。本书通过由浅入深的10个实验，详细地介绍了ModelSim 6.0和Quartus Ⅱ 8.1的操作步骤，扼要地介绍了Quartus Ⅱ 8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器Nios Ⅱ 等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用Altera FPGA （型号为Cyclone Ⅱ EP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。 本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。 目录回到顶部↑第1讲 ModelSim SE 6.0的操作 　1.1 创建设计文件的目录 　1.2 编写RTL代码 　1.3 编写测试代码 　1.4 开始RTL仿真前的准备工作 　1.5 编译前的准备、编译和加载 　1.6 波形观察器的设置 　1.7 仿真的运行控制 　总结 　思考题 第2讲 Quartus 8.1入门 　2.1 Quartus Ⅱ 的基本操作知识 　2.2 Quartus Ⅱ 的在线帮助 　2.3 建立新的设计项目 　2.4 用线路原理图为输入设计电路 　2.5 编译器的使用 　2.6 对已设计的电路进行仿真 　2.7 对已布局布线的电路进行时序仿真 　总结 　思考题 .第3讲 用Altera器件实现电路 　3.1 用Cyclone Ⅱ FPGA实现电路 　3.2 芯片的选择 　3.3 项目的编译 　3.4 在FPGA中实现设计的电路 　总结 　思考题 第4讲 参数化模块库的使用 　4.1 在Quartus Ⅱ 下建立引用参数化模块的目录和设计项目 　4.2 在Quartus Ⅱ 下进入设计资源引用环境 　4.3 参数化加法-减法器的配置和确认 　4.4 参数化加法器的编译和时序分析 　4.5 复杂算术运算的硬件逻辑实现 　总结 　思考题 第5讲 锁相环模块和SignalTap的使用 第6讲 Quartus Ⅱ SOPCBuilder的使用 第7讲 在Nios Ⅱ 系统中融入IP 第8讲 LCD显示控制器IP的设计 第9讲 BitBLT控制器IP 第10讲 复杂SOPC系统的设计 本书的结束语 附录 GXSOC/ SOPC 专业级创新开发实验平台 参考文献
1.3 Verilog 环境搭建详解教程
二当家的
02-06 1504
记忆中，Quartus II + Modelsim 的联合仿真功能既强大，又安装方便。几年后重新进行此过程，发现步骤也有些许繁琐，花费了我一晚上的时间来搞定。很多细节也在上面提出，多多注意就好。不过，大家以后有机会进行大型的数字模块仿真时，就会发现此方法的有效性。在接下来的教程里，有些简单的仿真可能用其他软件进行，截图界面可能与 Modelsim 不一致。大家看到后不用怀疑仿真的准确性，这里特别说明。设计模块与 testbench 源码也会全部给出，大家完全可以自己仿真、验证。
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
ONE_PUNCH
08-15 4344
目录1.快速代码片段1.1.模板创建1.2.补全设置修改1.3. 快捷键修改2.编辑效率的提升 本节将要实现的功能： 快速代码片段 编辑效率的提升 待更新 1.快速代码片段 1.1.模板创建 使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。 使用方法如下： 1.在设置中，点击用户代码片段； 2.新建全局代码片段 文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段； "P
Creo更改工程图尺寸在引线上方
Kasen‘s experience on reserch & study
09-14 7624
来源 工程图不想每次手动把尺寸调整到引线上方。 方法 在 “文件” “准备” “绘图属性” 中把 “default_lindim_text_orientation”选项设置为“parallel_to_and_above_leader”
【VerilogHDL】Verilog开发流程
我不写博客谁写博客之自我提升
11-09 2770
【VerilogHDL】Verilog开发流程1.设计规范2.文本编辑3.功能仿真4.逻辑综合5.布局布线6.时序仿真7.编程下载 1.设计规范 制定设计规格书，在任何设计中都是首先被完成的。主要是抽象描述带设计数字电路的功能、接口和整体结构。在此，并不需要考虑结构将如何由具体硬件电路来实现。 2.文本编辑 用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。编辑完成后的文件保存为.v文件。...
Verilog HDL 语法整理 （三）
记录所学，分享知识，结识挚友
10-02 3217
前言 本文承接前文：Verilog HDL 语法整理（二），继续整理 Verilog HDL语法。本文主要介绍 赋值语句、生成语句、条件语句、循环语句、块语句等。 一、Verilog 并行语句 1、连续赋值语句 1.1直接连续赋值语句 语法： assign <线网型 变量名> = <表达式>； 1.2条件连续赋值语句 语法： assign <线网型 ......
【杂谈】FPGA之路——Verilog与编辑器的那些事儿
ONE_PUNCH
04-04 5686
【杂谈】FPGA之路——Verilog与编辑器的那些事儿 Verilog HDL，硬件描述语言的一种，以文本形式描述数字系统硬件的结构和行为的语言[1]。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言。在硬件描述语言中是很流行，但在所有编程语言中，其长期在100名左右徘徊，在TIOBE 2019年2月的排行榜中甚至跌出了前100名，足见其有多小众。 「 Verilog与Not...
Verilog——`include等预编译指令实例
family5love的专栏
04-14 2166
Verilog与C语言包含头文件类似的预编译指令包括以下： `define `include `ifdef `elsif `else `endif 需要注意** `define指令后面对.vh文件的引用必须包含文件的绝对路径**！ 下面是使用预编译指令的一个实例。 head.vh文件代码 //head.vh //`define CAL_SUM `define CAL_MINUS cal.v文件代码 //cal.v `include "D:\\fengtao\\study\\models
CREO截面测量距离的方法
08-30
CREO是一款三维计算机辅助设计（CAD）软件，它可以用于制造各种类型的产品，包括机械、汽车、电子设备等。 要测量CREO中的距离，可以使用“Measure Distance”（测量距离）工具。这个工具可以在“Analyze”（分析）菜单下找到。使用这个工具，你可以选择两个点或者实体，然后软件会计算它们之间的距离并显示出来。 如果你需要测量两个实体之间的最短距离，可以使用“Minimum Distance”（最小距离）工具。这个工具可以在“Analyze”（分析）菜单下找到。使用这个工具，你可以选择两个实体，然后软件会计算它们之间的最短距离并显示出来。 此外，还有一些其他的方法可以测量CREO中的距离，例如使用“Distance”（距离）工具或者使用“Analysis”（分析）工具栏中的其他工具。在实际应用中，你可以根据具体情况选择最适合的工具来测量距离。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值