Circuits--Combinational--Arithmetic

最新推荐文章于 2024-09-20 18:58:38 发布

且听风吟567

最新推荐文章于 2024-09-20 18:58:38 发布

阅读量239

点赞数 3

分类专栏： HDLBits 文章标签： fpga开发笔记

本文链接：https://blog.csdn.net/pmlcreating/article/details/137373010

版权

HDLBits 专栏收录该内容

32 篇文章 0 订阅

订阅专栏

本文介绍了几种不同位宽的加法器模块，包括半加器、全加器、多位二进制加法器、带溢出检测的有符号加法以及BCD码加法，展示了它们的输入输出逻辑和处理机制。

摘要由CSDN通过智能技术生成

1. Half adder

module top_module( 
    input a, b,
    output cout, sum );
    
    always@(*)
        begin
            if(a+b>1)
                begin
                   sum=a+b-2'b10;
                   cout=1;
                end
            else
                begin
                   sum=a+b;
                    cout=0;
                end
        end

endmodule

2..Full adder

module top_module( 
    input a, b, cin,
    output cout, sum );
    
    always@(*)
        begin
            if(a+b+cin>1)
                begin
                   cout=1;
                    sum=a+b+cin-2'b10;
                end
            else
                begin
                   cout=0;
                    sum=a+b+cin;
                end
        end

endmodule

3. 3-bit binary adder

module top_module( 
    input [2:0] a, b,
    input cin,
    output [2:0] cout,
    output [2:0] sum );
    
    assign {cout[0],sum[0]}=a[0]+b[0]+cin;
    assign {cout[1],sum[1]}=a[1]+b[1]+cout[0];
    assign {cout[2],sum[2]}=a[2]+b[2]+cout[1];

endmodule

4. Adder

module top_module (
    input [3:0] x,
    input [3:0] y, 
    output [4:0] sum);
    
    wire [3:0] cout;
     assign {cout[0],sum[0]}=x[0]+y[0];
    assign {cout[1],sum[1]}=x[1]+y[1]+cout[0];
    assign {cout[2],sum[2]}=x[2]+y[2]+cout[1];
    assign {cout[3],sum[3]}=x[3]+y[3]+cout[2];
    assign sum[4]=cout[3];
    
    

endmodule

5.Signed addition overflow

module top_module (
    input [7:0] a,
    input [7:0] b,
    output [7:0] s,
    output overflow
); //
 
    // assign s = ...
    // assign overflow = ..
    assign s=a+b;
    assign overflow= (a[7]&b[7]&~s[7])|(~a[7]&~b[7]&s[7]);

endmodule

6. 100-bit binary adder

module top_module( 
    input [99:0] a, b,
    input cin,
    output cout,
    output [99:0] sum );
    
    assign {cout,sum[99:0]}=a+b+cin;

endmodule

7. 4-digit BCD adder

module top_module ( 
    input [15:0] a, b,
    input cin,
    output cout,
    output [15:0] sum );
    
    wire cout1,cout2,cout3;

    bcd_fadd b1(a[3:0],b[3:0],cin,cout1,sum[3:0]);
    bcd_fadd b2(a[7:4],b[7:4],cout1,cout2,sum[7:4]);
    bcd_fadd b3(a[11:8],b[11:8],cout2,cout3,sum[11:8]);
    bcd_fadd b4(a[15:12],b[15:12],cout3,cout,sum[15:12]);
endmodule