ChipArtist's Blogs

UCIe 协议 protocol layer

UCIe 协议 protocol 讲解

连载目录篇：http://blog.chinaaet.com/justlxy/p/5100053251 PCI-Express是继ISA和PCI总线之后的第三代I/O总线，即3GIO。 由Intel在2001年的IDF上提出，由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高，另外还有抗干扰能力强，传输距离远，功耗低等优点。 注：第一代总线一般指ISA、EISA、VESA和Micro Plat...

ZZhttps://www.cnblogs.com/IClearner/p/6903204.html　　前面讲解了使用EDA工具（主要是power compiler）进行功耗分析的流程，这里我们将介绍在数字IC中进行低功耗设计的方法，同时也结合EDA工具（主要是Design Compiler）如何实现。我们的讲解的低功耗设计主要是自顶向下的设计，也就是说，我们首先介绍在系统架构层面上如何进行低功耗设计（或者可以从哪些方面进行低功耗设计）；然后我们在RTL层面和门级层面上介绍低功耗设计的方法，这两个种方法

ZZ from 驴子大神后附commentsS CRPR  clock reconvergence pessimism removalC CPPR  clock path pessimism removal剔除公共clock path上的悲观度。看图说话，上图是最常见最基本的一条timing path: 有launch clock path, data path 跟 capture clock path; 大多数电路中的大多数timing path 的launch clock

　　前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT，关于PT的功耗分析可以查阅其他资料，这里不涉及使用PT的进行功耗分析。　　(1)功耗分析与流程概述　　上一个小节中讲解了功耗的构成，并且结合工艺库进行简要地介绍了功耗的计算。但是实际上，我们根本不可能人工地计算实际的大规模集成电路的功耗，我们往往借助EDA工具帮我们分析电路的功耗。这里我们就介绍一下ED.

ZZhttps://www.cnblogs.com/IClearner/p/6893645.html　来看看这个专题的主要内容：　　·低功耗设计的目的　　·功耗的构成/类型　　·功耗分析与流程——使用EDA工具　　·低功耗设计与优化 一、低功耗设计的目的1.便携性设备等需求　　电子产品在我们生活中扮演了极其重要的作用，便携性的电子设备便是其中一种。便携性设备需要电池供电、需要消耗电池的能量。在同等电能提供下，低功耗设计的产品就能够工作更长的时间。时间的就是生命，因此低功耗设计是

　　在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。一、验证基础与仿真原理　　①综合中的语法，都适用于仿真，在仿真中，Verilog语句是串行的，其面向硬件的并行特性则是通过其语义（语言含义）来实现的，因此并不会丢失代码的并行含义和特征。　　②仿真的关键元素有：仿真时间、事件驱动、队列、调度等。　　③仿真时.

　　前面已经记录了一些组成Verilog的基本组成，可以用这些基本组成来构成表达式。这一节，就来记录一下把这些表达式构成一个文件的各种行为描述语句。 ①这里用Verilog基本要素进行的行为描述主要是针对综合来的，也就是可以设计出实际电路来的（行为描述语句有两大子集，一个是面向综合，一个是面向仿真）。②行为描述语句一般指放在always语句中。内容提纲如下所示：　　·触发事件控制　　·条件语句（if与case语句）　　·循环语句　　·任务和函数　　·编译预处理 一、触发事件控制　.

　　本文介绍常见的电路——计数器，然后我们由计数器电路讲解到分频电路。一、计数器　　（1）计数器代码　　计数器，顾名思义就是在时钟的节拍下进行计数，一个简单的N位计数器的代码如下所示，这个计数器从0计数到2^N - 1（共计数了2^N个数，也就是N位计数器）： 1 module count#(parameter N=8)( 2 input clk, 3 input clear, 4 output[N-1:0] cnt_Q 5 ); 6 reg[N-1:0] cnt; 7 assign.

　　这里来记录一下相似代码之间的不同差异，比如同步复位与异步复位触发器的对比，上升沿复位和下降沿复位的对比等等。这里主要使用ISE的综合引擎。直接附上代码和综合后电路图，有些会有部分讲解。 一、异步复位与同步复位　　我在复位电路里面讲解了同步复位和异步复位的区别，这里就不详细介绍了，链接如下：http://www.cnblogs.com/IClearner/p/6683100.html  　　（1）异步复位异步复位的代码如下所示：module DFF1( .

　　时钟电路我第一篇博客已经说讲过了，今天我们来聊聊复位电路。当然，复位电路博大精深，并不是三言两语就能说清楚的，因此这里也是聊聊复位电路的基础，更深的研究需要在实际的项目中才能深有体会。本文的主要内容有:　　　　·复位电路概述　　　　·同步复位电路　　　　·异步复位电路　　　　·复位策略——复位网络1.复位电路概述　　复位信号在数字电路里面的重要性仅次于时钟信号。对电路的复位往往是指对触发器的复位，也就是说电路的复位中的这个“电路”，往往是指触发器，这是需要注意的。有的电路需要复位信号，就像.

 　　本文记录一些关于Verilog HDL的一些技巧、易错、易忘点等（主要是语法上），一方面是方便自己忘记语法时进行查阅翻看，另一方面是分享给大家，如果有错的话，希望大家能够评论指出。关键词：　　·技巧篇：　　　　　　组合逻辑输出类型选择;　　　　　　语法上的变量交换; 　　·易忘篇：　　　　　　case/casex/casez语句;　　　　　　循环语句；　　　　　　数制和操作符；　　　　　　数据类型； 　　·易错：　　　　　　数据的截位与扩位　.

　　本文记录一下关于延迟触发器链与它的常用用法（即边沿检测。多级延迟的触发器应该是比较常用的，当我们需要对信号信号进行延时，这个时候我们就用到了延迟触发器链。下面就来记录一下吧。　　一、多级延迟触发器（或延迟触发器链）　　（1）多级延迟触发器电路　　多级延迟触发器，顾明思议就是多个触发器串在一起，对信号进行打拍，一个触发器就延时了一拍，也就是延迟了一个时钟周期。多级触发器的代码如下所示： 1 module DFF_N #(parameter N=3)( 2 input clk, 3 .

　　数字电路是数字IC设计的基础，而数制和码制往往又是数字电路的基础，因此数制和码制是数字IC设计基础的基础。在这里，我将记录关于数制与码制的一些主要知识点，有些知识点我是学了数电半年或者一年之后才发现，原来数电还有这样子的东西，于是整理在这里，仅供参考，有误请评论指出。一、数制　　这里不进行记录什么二进制、十进制之类的基本概念，只介绍一些主要的知识点。　　1、数制之间的转换（1）关于二进制的一些概念　　这里主要记录一下位、比特对于二进制的描述，是比较基础的东西。　　位宽/比特：一个二进制数，.

PS：转载请标明出处：http://www.cnblogs.com/IClearner/　　作为一个微电子专业的IC learner，这个学期也有一门课：《微电子器件》，今天我就来聊聊基本的器件：CMOS器件及其电路。在后面会聊聊锁存器和触发器。　　今天的主要内容如下所示：　　　　·MOS晶体管结构与工作原理简述　　　　·CMOS单元电路与版图　　　　·CMOS门电路　　　　·CMOS的功耗表示 老实说，CMOS比较偏微电子器件，微电子器件还真难...这里我就说一些做数字设计或许.

本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner本文将描述在Design Compliler中常用到的命令，这些命令按照流程的顺序进行嵌套讲解，主要是列举例子；大概的讲解布局如下所示：　　　　 　　　　　　　　　　　　　　　　　　大概有11个部分，下面我们逐个部分进行（简单的）介绍的举例。1、tcl的命令和结构tcl的命令和结构请参照第二节的内容：http://www.cnb.

 本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner概述　　前面也讲了一些综合后的需要进行的一些工作，这里就集中讲一下DC完成综合了，产生了一些文件，我们就要查看它生成的网表和信息，下面就来介绍DC综合完成之后要进行哪些工作： 　　　　　　　　　　　　　　　　　　也就是说，DC一般完成综合后，主要生成.ddc、.def、.v和.sdc格式的文件（当然还有各种报告.

本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner前面介绍的设计都不算很复杂，都是使用时钟的默认行为作为电路的约束，都存在有路径给你约束，即信号的变化要在一个时钟周期内完成，并达到稳定值，以满足寄存器的建立和保持的要求。此外进行可测性设计(design for test)时，为了提高测试的覆盖率，我们经常使用多路(multiplex，简称mux)传输电路的控制时钟，使电路的时钟信号可以由.