SPI协议

1 SPI协议

SPI是一个同步的数据总线，也就是说它是用单独的数据线和一个单独的时钟信号来保证发送端和接收端的完美同步。

产生时钟的一侧称为主机，另一侧称为从机。总是只有一个主机（一般来说可以是微控制器/MCU），但是可以有多个从机（后面详细介绍）。

数据的采集时机可能是时钟信号的上升沿（从低到高）或下降沿（从高到低）。

具体要看对SPI的配置；

串行外设接口（Serial Peripheral Interface，简称SPI）

SPI总线包括4条逻辑线，定义如下：

• SCLK ：Serial Clock 串行时钟信号，由主机产生发送给从机；
• MOSI：Master output slave input 主机输出，从机输入（数据来自主机）；
• MISO：Master input slave output 主机输入，从机输出（数据来自从机）；
• SS：Slave Select 片选信号，由主机发送，以控制与哪个从机通信，通常是低电平有效信号。

2 传输过程

• 主机先将NSS信号拉低，这样保证开始接收数据；
• 当接收端检测到时钟的边沿信号时，它将立即读取数据线上的信号，这样就得到了一位数据（1bit）;

由于时钟是随数据一起发送的，因此指定数据的传输速度并不重要，尽管设备将具有可以运行的最高速度（稍后我们将讨论选择合适的时钟边沿和速度）。

• 主机发送到从机时：主机产生相应的时钟信号，然后数据一位一位地将从MOSI信号线上进行发送到从机；
• 主机接收从机数据：如果从机需要将数据发送回主机，则主机将继续生成预定数量的时钟信号，并且从机会将数据通过MISO信号线发送；

注意，SPI是“全双工”（具有单独的发送和接收线路），因此可以在同一时间发送和接收数据，另外SPI的接收硬件可以是一个简单的移位寄存器。这比异步串行通信所需的完整UART要简单得多，并且更加便宜；

3 时钟相关配置（用默认值，需要再修改）

3.1 时钟频率

SPI总线上的主机必须在通信开始时候配置并生成相应的时钟信号。在每个SPI时钟周期内，都会发生全双工数据传输。

主机在MOSI线上发送一位数据，从机读取它，而从机在MISO线上发送一位数据，主机读取它。

就算只进行单向的数据传输，也要保持这样的顺序。这就意味着无论接收任何数据，必须实际发送一些东西！在这种情况下，我们称其为虚拟数据；

从理论上讲，只要实际可行，时钟速率就可以是您想要的任何速率，当然这个速率受限于每个系统能提供多大的系统时钟频率，以及最大的SPI传输速率。

3.2 时钟极性 CKP/Clock Polarity

除了配置串行时钟速率（频率）外，SPI主设备还需要配置时钟极性。

根据硬件制造商的命名规则不同，时钟极性通常写为CKP或CPOL。时钟极性和相位共同决定读取数据的方式，比如信号上升沿读取数据还是信号下降沿读取数据；

CKP可以配置为1或0。这意味着您可以根据需要将时钟的默认状态（IDLE）设置为高或低。极性反转可以通过简单的逻辑逆变器实现。您必须参考设备的数据手册才能正确设置CKP和CKE。

• CKP = 0：时钟空闲IDLE为低电平 0；
• CKP = 1：时钟空闲IDLE为高电平1；

3.3 时钟相位 CKE /Clock Phase (Edge)

除配置串行时钟速率和极性外，SPI主设备还应配置时钟相位（或边沿）。根据硬件制造商的不同，时钟相位通常写为CKE或CPHA；

顾名思义，时钟相位/边沿，也就是采集数据时是在时钟信号的具体相位或者边沿；

CKE = 0：在时钟信号SCK的第一个跳变沿采样；
CKE = 1：在时钟信号SCK的第二个跳变沿采样；

3.3 时钟配置总结

综上几种情况，下图总结了所有时钟配置组合，并突出显示了实际采样数据的时刻；

其中黑色线为采样数据的时刻；

蓝色线为SCK时钟信号；