ARM ACE协议学习(二)

ACE信号描述

一、RA和WA通道

1)AxDOMAIN[1:0]信号指明了cache 操作的domain:
在这里插入图片描述
Device事务中AxCACHE[1]=0,只能用系统级
Cacheable事务中中AxCACHE[3:2]!=0,不能使用系统级在这里插入图片描述
2)AxBAR[1:0]指明了Barrier transaction

在这里插入图片描述
3)ARSNOOP[3:0]和AWSNOOP[2:0]
在这里插入图片描述
在这里插入图片描述
cache line的大小限制
最小值为以下值中的较大者:
•16个字节
•数据总线的宽度(单位为byte)
最大值为以下值中的较小的:
•2048字节
•最大突发长度16×数据总线的宽度(单位为byte)例如

  • 6
    点赞
  • 111
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
AMBA(Advanced Microcontroller Bus Architecture)总线是由ARM公司提出的一种高性能、可重用的总线结构。ACE(AXI Coherency Extensions)协议是AMBA总线的一个扩展,用于提供多核系统中的一致性支持。 ACE协议的主要目的是解决多核系统中的数据一致性问题。在多核系统中,每个处理器核心都有自己的高速缓存,以提高数据访问效率。但是,当多个处理器核心同时访问相同的数据时,会导致数据一致性问题。ACE协议通过引入缓存一致性机制,保证多核系统中的数据一致性。 ACE协议采用了一种称为MOESI(Modified, Owned, Exclusive, Shared, Invalid)协议的缓存一致性协议。根据该协议,每个缓存行可以处于五种不同的状态:被修改(Modified)、被占有(Owned)、独占(Exclusive)、共享(Shared)和无效(Invalid)。当多个处理器核心同时访问相同的数据时,根据缓存行的状态,各个核心之间会进行相应的数据传输和状态转换,以保证数据的一致性。 ACE协议还支持许多其他特性,如乱序执行、站址传输等。此外,ACE协议还提供了高度灵活的配置选项,以满足不同应用的需求。 总的来说,ACE协议是AMBA总线的一个扩展,用于解决多核系统中的数据一致性问题,提供高性能和可重用的解决方案。通过引入缓存一致性机制和其他特性,ACE协议能够有效地支持多核系统的设计和开发。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值