ISE和quartus中防止观察信号被优化掉简单方法

最新推荐文章于 2023-02-23 14:28:43 发布
最新推荐文章于 2023-02-23 14:28:43 发布
阅读量2.1k 收藏 5
点赞数 4
分类专栏： FPGA基础进阶
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_22168673/article/details/89307244
版权

在ISE工程的Verilog文件文件中，在需要保持的观察信号前面，添加

(*KEEP="TRUR"*)

如下所示：

在quartus工程的Verilog文件中，在需要保持的观察信号前面，添加（*KEEP*）。如下所示：

 

>>点击这里返回导航页<<

 

 

 

 

工作使我快乐
关注
  • 4
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
VHDL设计电路优化问题
07-27
本文详细介绍VHDL设计电路中优化的问题，感兴趣的朋友可以看看。
VHDL 属性语句之attribute 和keep
火玉的博客
03-15 1万+
attribute属性： 定义格式： attribute 属性名 ：数据类型； attribute 属性名 of 对象名 ： 对象类型 is 值； 引脚锁定的设置也能够直接写在程序文件中。这就是liyo利用所谓的引脚属性定义来完成引脚锁定。引脚属性定义的格式随各个厂家的综合器和适配器的不同而不同。下面以ALTRA中一种为例： architecture one of mult4 is ...
FPGA之道（64）代码中的约束信息（一）保持约束
Reborn Lee
03-22 3265
HDL中可以加入的约束信息有很多种，本章节就以Xilinx公司的FPGA芯片的集成开发环境为例，介绍一些常用的嵌入到HDL中的约束示例。而其它厂商的FPGA芯片的代码内约束添加方法均是雷同的。
Verilog或VHDL中防止信号综合后被优化众多方法总结 ，亲测实用
u011400634的博客
03-25 1万+
Verilog 方法1. Synthesis_Options中的-keep hierarchy设置为YES或soft,zhe 在ISE中的综合（XST）选项上右键选择process properties,弹出的对话框里面Synthesis_Options中的-keep hierarchy是设置综合后层次结构的。设置为YES后，用CHIPSCOPE调试时看到的层次结构跟你的设计是一样的，找信号很...
防止FPGA设计中综合后的信号被优化
热门推荐
qingfengtsing的专栏
12-20 3万+
这不是一个新话题了，写这个也是当作自己的一个小小的笔记吧！觉得挺有用的。       一般在做前仿真（即功能仿真）时，不会考虑信号被优化的问题。最近做一个关于运算的小程序，前仿真的数据没有问题，但是实际出来的数据总是有错误，所以不得不要进行后仿真。而后仿真一个很大的问题就是设计中很多信号在综合的过程中都优化掉了，所以需要添加相应的综合属性，让软件在综合的工程中，保留这些信号。另外，在利用Si
vivado使用笔记（1）--防止信号被综合优化dont touch
小李李的专栏
04-28 1万+
发现综合后一个模块一直被优化掉，学习了ug901文档，有相关的描述： DONT_TOUCH Verilog Examples 信号上防止被优化 Verilog Wire Example (* dont_touch = “yes” *) wire sig1; assign sig1 = in1 & in2; assign out1 = sig1 & in2; 模块上防止被优化 Ve...
基于Quartus II 的dds信号发生器
02-17
产生的信号可以是正弦波或方波、三角波、锯齿波；可以用SignalTap逻辑分析。可以用Model Sim仿真。全部打包在文件中。工程适用版本为Quartus II 13.0，不可低于该版本。 原理：采用DDS技术，将所需生成的波形写入ROM...
Quartus II 中Tsu/Tco 的约束方法
07-20
本文章是关于Quartus II 中Tsu/Tco 的约束方法。
Quartus II中FPGA的管脚分配保存方法
08-04
在网上看到一个管脚分配的帖子，正好调自己的板子要用，方法够简单，共同学习，在编写自己的管脚扽陪内容时候可以在AD中导出netlist，对应里面的内容进行简单的编辑就可以做好自己的板子的TCL了。
fpga优化和防止被优化.docx
04-03
fpga优化和防止被优化.docx；fpga设计中经常会遇到定义的信号被优化，尤其是我wire信号，以及如何优化fpga的设计
滤波器中的基于FPGA和Quartus II的程控滤波器测量系统的设计方案
10-20
采用运算放大器和模拟开关作为前级小信号放大器，以电流型DAC TLC7528等效为可变电阻，通过模拟电路构建传递函数实现可编程滤波，并通过FPGA查找表的方法数字合成正弦波通过DAC输出，提出了基于FPGA和Quartus II的...
记录：阻止quartus优化
流浪的猫c的博客
02-23 742
quartus技巧
Quartus II 逻辑分析使用技巧-防止信号被优化以及快速查找信号
AngryNoob
03-26 6798
1，如何保持信号不被综合 对这种情况的处理是增加约束，共有2种情况： a， 需要保留的信号类型是 wire 在定义的时候在后面增加/* synthesis keep */。 例如：wire keep_wire /* synthesis keep */; b，需要保留的信号类型是 reg 跟reg...
Quartus使用个人备忘
mila07的博客
04-07 1580
1、避免信号/寄存器被优化 // Prevents Quartus Prime from minimizing or removing a particular // signal net during combinational logic optimization. Apply // the attribute to a net or variable declaration. (* kee...
# 关于SignalTap中的节点查找不到的问题
huxxx250的博客
07-02 4763
关于SignalTap中的节点查找不到的问题 在选择需要查看的信号节点时，有一个信号节点，我翻遍了所有的模块，始终未能看到它的影子，然后上网查了一下，找到了问题所在。 因为在使用quartus编译综合时，某些信号会被优化掉，就会导致在查找此信号节点时，会发现找不见。 解决方法： 1.对于 wire 型 有两种方法： a：wire [31:0] chan_ctrl_data /* synthesis keep* / ; 在定义的时候加上 /* synthesis keep */，需要注意的是该语句必须放在
fpga设计中如何防止信号被优化
硬码农二毛哥的博客
02-13 2313
本文分别对quartus和vivado防止信号被优化的方法进行介绍。
Verilog综合是wire和reg如何防止被优化（转载）
diaosancuo8156的博客
06-04 1902
[shared]Verilog综合时wire与reg如何防止被优化(1) 2009-11-29 14:14 Abstract撰寫Verilog時，雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過，但真的將每個module合併時，一些不可預期的『run-time』問題可能才一一浮現，這時得靠SignalTap II...
阻止Quartus优化掉信号
weixin_34025151的博客
05-26 3221
使用SignalTap II Logic Analyzer观察信号，有时要观察的信号会被Quartus优化掉，这种情况下可以给信号指定属性。以下例子均使用Verilog。 1. 如果是组合逻辑信号，可以使用keep属性： (* keep *) wire sig; 2. 如果是寄存器，并且不是零扇出，可以使用preserve属性： (* preserve *) reg sig; ...
quartus仿真加中间信号
最新发布
05-20
在 Quartus 中进行仿真时，可以通过添加中间信号来更好地观察仿真过程。以下是一些步骤： 1. 打开波形编辑器：在 Quartus 主界面中，选择 Tools -> Signal Tap Logic Analyzer，打开波形编辑器。 2. 选择信号：在波形编辑器中，可以选择需要观察的信号。这些信号可以是顶层模块中的任意信号，也可以是模块中的某个局部信号。 3. 添加中间信号：在波形编辑器中，可以添加中间信号来观察模块内部的信号变化。选择 Add Node，然后选择需要添加的信号。这些中间信号可以是一个模块内部的信号，也可以是多个模块的信号，甚至可以是时钟。 4. 运行仿真：在波形编辑器中，选择 Run Simulation，即可开始仿真过程。在仿真过程中，可以观察到所有所选信号的变化，并且在需要观察中间信号时，也可以将其添加到波形编辑器中。 通过添加中间信号，可以更好地理解模块内部的运行过程，从而更好地调试和优化设计。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值