代码匠的博客

原创 【问题记录】程序正常运行，工控机不识别Kintex7 PCIe板卡

原创 SX24C01.UG-PXI程控电阻桥板卡

程控电阻桥板卡使用4组可通过继电器程控调节的精密电阻(R1、R2、R3、R4)；4组精密电阻通过继电器进行连接，可配置为“1/4 桥”、“半桥”和“全桥”的桥式电路。程控电阻桥原理框图，如图1所示。图1　程控电阻桥原理框图每组继电器程控调节的精密电阻(R1、R2、R3、R4)，由1个基本电阻和20位二进制并联电阻组成，使用继电器控制并联的分合。二进制并联电阻原理框图，如图2所示。图2　二进制并联电阻原理框图##　寄存器表。

原创 SS25001-多路复用开关板

多路复用开关板具有8个切换组，每个切换组为2线4×1多路开关模块；再通过多个级联继电器实现8×1、16×1和32×1连接；多路复用开关板切换原理如图1所示。多路复用开关板使用单片机作为主控芯片，单片机IO管脚控制驱动电路，使继电器实现开关动作。单片机的SPI接口驱动10M/100M自适应PHY芯片实现以太网通信接口。使用RS485驱动芯片实现单片机的串口转RS485通信；多路复用开关板设计原理框图，如图1所示。波特率：115200bps；校验位：无校验；数据位：8位；

原创 7系列FPGA HR/HP I/O区别

HR = High Range I/O with support for I/O voltage from 1.2V to 3.3V.HP = High Performance I/O with support for I/O voltage from 1.2V to 1.8V.

原创 开源项目整理

1、

原创 Altium开源硬件

1、FMC ADC 250M 16B 4CHA2、VME FMC Carrier VFC3、armadillo4、FMC DEL 1ns 4cha5、FMC Carrier tester6、FMC ADC 1G 8b 2cha7、HiCCE-FMC-1288、FMC ADC 130M 16b 4cha9、VME ADC 250k 16b 36cha10、FMC DIO 32ch TTL a11、FMC DAC 600M 12b 1cha DDS12、AMC FMC Carrier AFC13、

原创 ADI官方例程HDL和No-OS生成Vivado工程

这一步是选择下载源，一般都是选择国内镜像，因为国外的源太慢了，这里选择阿里的镜像，如果没有这个选项可以在下面的User URL里添加就行，选择好源后然后点击下一步。下一步会从你选择的源上下载软件包目录，如果提示Unable to get setup from https://xxxxxx/，返回上一步，选择别的源，例如第二个163网易的源。然后就是你想要安装在哪了，下面的选项好像会决定环境变量存放在哪，不过一般都是个人电脑选择第一个默认的就行，然后点下一步。下好之后双击打开，就是这个界面了，直接点下一步。

原创 Verilog 状态机 示例

状态机设计如下：(0) 首先，根据状态机的个数确定状态机编码。利用编码给状态寄存器赋值，代码可读性更好。(1) 状态机第一段，时序逻辑，非阻塞赋值，传递寄存器的状态。(2) 状态机第二段，组合逻辑，阻塞赋值，根据当前状态和当前输入，确定下一个状态机的状态。(3) 状态机第三代，时序逻辑，非阻塞赋值，因为是 Mealy 型状态机，根据当前状态和当前输入，确定输出信号。

原创 Verilog 仿真激励

但是被测试模块输入端对应的变量应该声明为 reg 型，如 clk，rstn 等，输出端对应的变量应该声明为 wire 型，如 dout，dout_en。因为 $fread 只能读取 2 进制文件，所以输入文件的第一行对应的 ASCII 码应该是 330a，所以我们想要得到文件里的数据 3，应该取变量 read_temp 的第 9 到第 8bit 位的数据。信号 data_in_temp 是对输入数据信号的一个紧随的整合，后面校验模块会以此为参考，来判断仿真是否正常，模块设计是否正确。

原创 基于K7的PXI&PXIe数据处理板（Kintex-7 FMC载板）

基于PXI&PXIe总线架构的高性能数据预处理FMC 载板，板卡具有 1 个 FMC（HPC）接口，1 个 X8 PCIe 和1个PCI主机接口；板卡采用 Xilinx 的高性能 Kintex-7 系列 FPGA 作为实时处理器，实现 FMC 接口数据的采集、处理、以及 PCI Express和PCI 总线接口的转换。板载 1 组独立的 64 位 DDR3 SDRAM 大容量缓存。

原创 Xilinx Vivado IP许可申请

2、找到自己需要的IP核；3、生成License。4、下载License。

原创 M.2 接口

• B key：传输模式为PCI-E 2X或SATA，用于SSD或WWAN• M Key：传输模式为PCI-E 4X或SATA，传输速率达到4GB/s，应用于NVMe PCIe M.2 SSD等。接口类型

原创 Mentor Xpedtion Designer导出BOM操作步骤

打开“工具 -> Part Lister”

原创 Mentor Xpedition 过孔的制做以及如何把孔加入PCB板中

1、下面我们用Mentor建立10/18的孔，打开Setup->Libraries->Padstack Editor 窗口，我们首先建立Pads，一定要注意单位的选择，下图的单位是mil.常用的过孔有10/18mil ，10/22mil ，12/24mil。目前国内PCB厂制做工艺孔径比为8:1(板厚与孔径）优秀的PCB板厂的工艺孔径比会更大。过孔做好的，我们直接保存下来，下面我们在mentor PCB中，加入过孔。利用上面做好的盘和孔，制做过孔，下面的是盖绿油的过孔。

原创 基于FT232HL的USB2.0转ARINC429板卡

USB2.0转ARINC429板卡》采用底板+子板，层叠安装的结构；使用同样的底板，变换不同功能的子板实现不同的功能版本。a) 降低硬件设计复杂度：新板卡设计只需要设计子板，子板的功能相对简单；b) 缩短板卡研制周期：子板设计PCB层数少，功能简单、设计生产周期短；c) 设计相对通用的FPGA逻辑框架：重用度高、缩短FPGA代码开发周期；d) 降低板卡研制门槛：板卡研制由原来的设计整块板卡变成子板的设计；

原创 AltiumDesigenr中允许两个元件重叠

取消勾选

原创 ZYNQ7035 PS读写PL端DDR3

【代码】ZYNQ7035 PS读写PL端DDR3。

原创 AXI smartconnect

AXI smartconnect 是为了一个或多个主机通过AXI总线和一个或多个从机进行数据读写而用的，此前常用的应该是AXI interconnect这个IP，实质上smartconnect是interconnect的升级版，使用更加方便一些，延时流和流水线优化的更好些，但是相对的资源就会占用更多。

原创 Vivado设置编译核心数

设置CPU核心数：set_param general.maxthreads 12获取当前CPU核心数：get_param general.maxthreads

转载 奇偶校验码

版权声明：本文为CSDN博主「士别三日wyx」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。偶校验码在数据发送前，也会「检查」1的个数，「偶数」个1就在头部填充0，「奇数」个1就在头部填充1，使数据整体保持偶数个1；奇校验码在数据发送前，「检查」1的个数，「奇数」个1就在头部填充0，「偶数」个1就在头部填充1，使数据整体保持奇数个1；​「偶数」个1则判定数据正常，去掉头部的填充符；​ 「奇数」个则判定数据正常，去掉头部的填充符；

原创 vivado mark_debug语法

【代码】vivado mark_debug语法。

转载 STM32仿真必须点三次才能运行

STM32仿真必须点三次才能运行

原创 Mentor Xpedition设置中英文切换

中文设置系统环境变量MGC_PCB_LANGUAGE=Chinese英文设置系统环境变量MGC_PCB_LANGUAGE=English

原创 基于PCI9054的通用CPCI/PXI开发板

1、特点可直接使用此底板进行CPCI/PXI板卡开发！！！《通用型CPCI/PXI底板》采用底板+子板，层叠安装的结构；使用同样的底板，变换不同功能的子板实现不同的CPCI/PXI版本。降低硬件设计复杂度：新板卡设计只需要设计子板，子板的功能相对简单；缩短板卡研制周期：子板设计PCB层数少，功能简单、设计生产周期短；设计相对通用的FPGA逻辑框架：重用度高、缩短FPGA代码开发周期；降低板卡研制门槛：板卡研制由原来的设计整块板卡变成子板的设计；2 硬件资源3 PCB布局3 实物图

原创 ZYNQ使用SDK生成Linux设备树

1、下载设备树资源包device-tree-xlnx-xilinx-v2018.3.ziphttps://github.com/Xilinx/device-tree-xlnx/releases/tag/xilinx-v2018.32、SDK配置1、解压缩device-tree-xlnx-xilinx-v2018.3.zip文件至“C:\Xilinx\SDK\2018.3\data\embeddedsw”目录；2、打开SDK，然后打开Xilinx ->Respositories工具；在Loc

原创 嵌入式Linux驱动开发常用函数

of_iomap通过设备结点直接进行设备内存区间的 ioremap()；index是内存段的索引。若设备结点的reg属性有多段，可通过index标示要ioremap的是哪一段，只有1段的情况， index为0。采用Device Tree后，大量的设备驱动通过of_iomap()进行映射，而不再通过传统的ioremap。void __iomem *of_iomap(struct device_node *node, int index);of_find_node_by_pathinline s

原创 在Ubuntu配置Petalinux驱动交叉编译环境

工具1、Petalinux内核源码：linux-xlnx-xilinx-v2018.3.tar.gz操作步骤1、在Ubuntu中解压《linux-xlnx-xilinx-v2018.3.tar.gz》；2、修改内核源码中的Makefile文件；# CROSS_COMPILE specify the prefix used for all executables used# during compilation. Only gcc and related bin-utils executables

原创 Petalinux常用指令

创建petalinux工程：petalinux-create -t project --template zynq -n zynq_linux配置petalinux工程：petalinux-config --get-hw-description /mnt/hgfs/VMShare/ZYNQ7035_Linux/ZYNQ7035_Linux.sdk/重新配置petalinux工程：petalinux-config配置Linux内核：petalinux-config -c kernel配置Lin

原创 配置Petalinux设备树在SD卡启动

1、切换路径至Petalinux工程目录；2、输入配置Petalinux工程指令：petalinux-config3、选择“Subsystem AUTO Hardware Settings”4、选择“Advanced bootable image storage Settings”5、选择“dtb image settings”6、选择“image storage media”7、选择“primary sd” -> 保存退出...

原创 基于PXI/CPCI总线的高速RS422总线板卡

基于PXI和CPCI总线的8通道RS422板卡

原创 ZYNQ7000 Linux开发步骤

STEP1.Vivado新建工程1、新建Vivado工程；2、配置ZYNQ7000的ARM核；3、开发用户自定义的IP核；4、编译并生成bit文件；5、导出硬件信息；参考资料：STEP2.新建和配置Petalinux工程1、新建Petalinux工程；2、导入硬件信息；3、配置Petalinux工程；4、配置Linux内核；5、配置根文件目录；6、编译Petalinux工程；7、生成Linux镜像文件；参考资料：STEP3.复制镜像文件并启动Linux1、复制镜像文件至SD

原创 ARINC 429总线协议解析

一、概述ARINC 是美国航空无线电公司英文字头的缩写， 该公司1977年7月21日出版了“ARINC 429规范”一书，429规范就是飞机电子系统之间数字式数据传输的标准格式，在飞机上使用429总线的电子设备均应遵守这个规范，这样才能保证电子设备之间数据通讯的标准化，通用化。在429规范里规定了从所选定输出接口发送信息的方法。二、参考资料ARINC 429标准协议规范：ARINC-429_Protocol_Tutorial三、总线连接方式四、总线电平特征编码方式：ARINC总线传输的是双极

原创 ascii转hex

unsigned char ascii2hex(unsigned char ascii){ unsigned char ren = 0; if((ascii >= '0') && (ascii <= '9')) { ren = ascii - '0'; } else if((ascii >= 'A') && (ascii <= 'F')) { ren = ascii - 'A' + 0x0A; } else if((asci

原创 double转字符串函数double2string

void double2string(char *str, double double_number, unsigned char len){ static char table[]={'0', '1', '2', '3', '4', '5', '6', '7', '8', '9'}; unsigned char i; unsigned char j = 0; unsigned char str_cnt = 0; int int_number = 0; do

原创 Allegro导出走线长度

1、Allegro打开PCB文件2、Setup -> Constraints -> Constraint Manager3、Analysis Mode设置4、选中 右键 Analysis5、导出Excel文件

原创 no components have been enabled for swapping in pcb document

布线时管脚使能“取消”

原创 STM32CubeIDE串口

STM32CubeIDE 串口收发1、配置RCC2、配置时钟3、配置JTAG4、配置串口4、重定向printf函数在usart.c中添加以下内容#include "stdio.h" #ifdef __GNUC__#define PUTCHAR_PROTOTYPE int __io_putchar(int ch)#else#define PUTCHAR_PROTOT...

原创 Qt Creator + PyQT5 + Python + VS Code开发环境搭建

一、工具Qt Creator： http://download.qt.io/official_releases/qtcreator/PyQT5： 用pip安装；Python： 3.7版本；二、使用方法

原创 XYplorer的安装和使用

XYplore下载地址https://www.xyplorer.com安装后的界面设置中文工具栏->help->select language改成单窗格打开预览窗口

原创 Mac WinToGO

需要的工具