verilog三段式状态机中的第三段
近几天在调verilog代码的时候,三段式状态机的第三段case后经常疑惑是用当前态还是次态,有时需要反复仿真才能确定,浪费了不少时间,仔细思考下,写下这片文。1verilog三段式状态机简要来说就是三部分,不是重点简要说下,网上有个叫明德扬机构的开发出四段式状态机,很有意义,个人感觉他的最后一段特别好,可以借鉴,一次只考虑一个信号的变化,这是他的核心思想。第一部分状态转移即当前态state_cur的变化,使用时序逻辑第二部分状态跳转即次态state_next的变化,使用组.








