<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[qq_29476769的博客]]></title><description><![CDATA[]]></description><link>https://blog.csdn.net/qq_29476769</link><language>zh-cn</language><generator>https://blog.csdn.net/</generator><copyright><![CDATA[Copyright &copy; qq_29476769]]></copyright><item><title><![CDATA[Memory设计基础--DRAM 内存架构]]></title><link>https://blog.csdn.net/qq_29476769/article/details/145864867</link><guid>https://blog.csdn.net/qq_29476769/article/details/145864867</guid><author>qq_29476769</author><pubDate>Tue, 25 Feb 2025 22:49:12 +0800</pubDate><description><![CDATA[内存作为计算机系统的关键组件，在诸多领域发挥着不可或缺的作用。从日常使用的电子设备，到推动科技创新的高性能计算场景，内存都在背后提供着关键支持。：运行各类应用程序（APP）时，内存用于存储 APP 运行过程中的数据、用户操作指令以及系统运行所需的各种临时文件。：同样用于支撑系统和应用程序的运行。在进行多任务处理，如同时打开文档编辑软件、视频播放软件和网页浏览器时，内存会存储各个任务的相关数据，保证不同任务之间能快速切换和协同工作，提升用户的使用体验。]]></description><category></category></item><item><title><![CDATA[PDN目标阻抗的局限与恶劣波评估]]></title><link>https://blog.csdn.net/qq_29476769/article/details/145800156</link><guid>https://blog.csdn.net/qq_29476769/article/details/145800156</guid><author>qq_29476769</author><pubDate>Sat, 22 Feb 2025 20:17:29 +0800</pubDate><description><![CDATA[本期介绍一篇来自DesignCon2015的文章《Target Impedance Limitations and Rogue Wave Assessments on PDN Performance》。文章围绕电源分配网络（PDN）中目标阻抗评估方法的局限性展开研究，通过理论分析、模型仿真和优化求解，揭示了该方法的不足，并给出更合理的评估建议。]]></description><category></category></item><item><title><![CDATA[基于同步开关噪声（SSN）引入抖动模型的 DDR4 Margin精确统计评估]]></title><link>https://blog.csdn.net/qq_29476769/article/details/145744059</link><guid>https://blog.csdn.net/qq_29476769/article/details/145744059</guid><author>qq_29476769</author><pubDate>Thu, 20 Feb 2025 08:47:38 +0800</pubDate><description><![CDATA[本文提出了利用Mask校正因子改进 DDR4 统计仿真准确性的方法，提取过程简单快速且精度合理，有效克服了统计仿真方法在处理 SSN 中 Delta-I 噪声时的局限，测量与仿真数据的良好相关性证明该方法可有效应用于 DDR4 设计。]]></description><category></category></item><item><title><![CDATA[DesignCon2019 Paper分享--车规芯片封装的SIPI优化（2）]]></title><link>https://blog.csdn.net/qq_29476769/article/details/145658451</link><guid>https://blog.csdn.net/qq_29476769/article/details/145658451</guid><author>qq_29476769</author><pubDate>Sat, 15 Feb 2025 22:58:27 +0800</pubDate><description><![CDATA[上一期介绍了车规芯片PI方面面临的挑战以及优化策略，本期再重点介绍SI方面的挑战和优化策略。]]></description><category></category></item><item><title><![CDATA[DesignCon2019 Paper分享--Automotive 芯片封装的SIPI优化]]></title><link>https://blog.csdn.net/qq_29476769/article/details/145650946</link><guid>https://blog.csdn.net/qq_29476769/article/details/145650946</guid><author>qq_29476769</author><pubDate>Sat, 15 Feb 2025 14:51:51 +0800</pubDate><description><![CDATA[本期分享一篇intel在DesignCon2019上发表的介绍汽车芯片封装SIPI优化的paper--《Signal/Power Integrity Optimizations In An IoT Automotive Package》,文章主要介绍汽车芯片在SIPI上面临的挑战并提出了一些优化措施。如今，消费者对于车内用户体验的要求愈发复杂多样，这促使功能强大的处理器在汽车领域得到广泛应用。到 2025 年，互联汽车市场规模预计将达到 2250 亿美元，自 2018 年起的复合年增长率为 17.1%。]]></description><category></category></item><item><title><![CDATA[PowerDC进行电源DC仿真]]></title><link>https://blog.csdn.net/qq_29476769/article/details/128257561</link><guid>https://blog.csdn.net/qq_29476769/article/details/128257561</guid><author>qq_29476769</author><pubDate>Wed, 14 Dec 2022 12:08:25 +0800</pubDate><description><![CDATA[PowerDC是Cadence的一款非常好用的做电源DC仿真的工具，尤其是Powertree功能更是能够大大提高仿真设置的效率。下面为您介绍如何使用PowerDC进行仿真。]]></description><category></category></item><item><title><![CDATA[电源DC仿真的意义]]></title><link>https://blog.csdn.net/qq_29476769/article/details/127647205</link><guid>https://blog.csdn.net/qq_29476769/article/details/127647205</guid><author>qq_29476769</author><pubDate>Wed, 02 Nov 2022 10:59:20 +0800</pubDate><description><![CDATA[如果把电路板比作人体，那么电流则是电路板的血液，电源则是心脏完成向大脑和四肢躯干（芯片）供血的工作。可想而知电路板上由电源（VRM）到用电芯片（Sink）的供电通路，也就是PDN网络的作用有多重要了。]]></description><category></category></item><item><title><![CDATA[PDN组成]]></title><link>https://blog.csdn.net/qq_29476769/article/details/126808830</link><guid>https://blog.csdn.net/qq_29476769/article/details/126808830</guid><author>qq_29476769</author><pubDate>Sun, 11 Sep 2022 20:18:31 +0800</pubDate><description><![CDATA[PDN设计的目的就是为了保障芯片的电源供应稳定可靠，主要包含两部分内容：

（1）电流从VRM输出到芯片端由于直流电阻的存在会产生一个IR drop；

（2）VRM和芯片的高频电流需求使得电源产生电压噪声。

IR Drop与PDN的直流电阻有关，电源噪声和PDN的交流阻抗相关。电流一定的情况下电阻和阻抗越小IR Drop和电源噪声越小。]]></description><category></category></item><item><title><![CDATA[电源完整性概述]]></title><link>https://blog.csdn.net/qq_29476769/article/details/126417163</link><guid>https://blog.csdn.net/qq_29476769/article/details/126417163</guid><author>qq_29476769</author><pubDate>Fri, 19 Aug 2022 08:43:07 +0800</pubDate><description><![CDATA[电源完整性（PI）是指电源波形的质量，研究的是电源分配网络（Power Distribution Network，简称PDN），并从系统供电网络综合考虑，消除或者减弱噪声对电源的影响。电源完整性的设计目标是把电源噪声控制在一个很小的容差范围内（如...]]></description><category></category></item><item><title><![CDATA[信号完整性（SIPI）学习--23--介质损耗]]></title><link>https://blog.csdn.net/qq_29476769/article/details/124831759</link><guid>https://blog.csdn.net/qq_29476769/article/details/124831759</guid><author>qq_29476769</author><pubDate>Tue, 17 May 2022 22:49:29 +0800</pubDate><description><![CDATA[随着信号速率的进一步提高，传输线的各种损耗都会有所增加，高频情况下介质损耗甚至超过导体损耗成为传输线的主要损耗源。]]></description><category></category></item><item><title><![CDATA[信号完整性（SIPI）学习--22--传输线的损耗（1）]]></title><link>https://blog.csdn.net/qq_29476769/article/details/124765975</link><guid>https://blog.csdn.net/qq_29476769/article/details/124765975</guid><author>qq_29476769</author><pubDate>Sat, 14 May 2022 11:55:48 +0800</pubDate><description><![CDATA[损耗是传输线的一个非常重要的效应，传输信号的速率越高损耗的作用越明显。尤其对于串行的serdes链路，如何最小化损耗、选择合适的板材和铜箔往往是高速传输成败的关键。本节重点介绍一下传输线的损耗。这里将的损耗是插入损耗，并没有包含由于阻抗不连续导致反射产生的回波损耗。...]]></description><category></category></item><item><title><![CDATA[信号完整性（SIPI）学习--21--串扰]]></title><link>https://blog.csdn.net/qq_29476769/article/details/124640408</link><guid>https://blog.csdn.net/qq_29476769/article/details/124640408</guid><author>qq_29476769</author><pubDate>Sat, 07 May 2022 22:29:41 +0800</pubDate><description><![CDATA[目前的硬件产品面临着高密、高速的挑战。封装尺寸越来越小，板级布线密度越来越高；总线接口的时钟频率不断提高，数据速率不断提高，时序余量越来越小。同时信号的边沿越来越陡，信号之间相互干扰越来越严重。]]></description><category></category></item><item><title><![CDATA[信号完整性（SIPI）学习--20--返回路径]]></title><link>https://blog.csdn.net/qq_29476769/article/details/124416968</link><guid>https://blog.csdn.net/qq_29476769/article/details/124416968</guid><author>qq_29476769</author><pubDate>Mon, 25 Apr 2022 23:10:51 +0800</pubDate><description><![CDATA[信号不只是在信号路径中传输，需要通参考平面提供电流返回路径才能完成从驱动到负载之间的传输。因此，研究传输线、设计好PCB、解决SI问题不能只关注信号路径，同样需要处理好信号的返回路径。而很多人在设计的时候往往会只关注信号路径而忽视了返回路径。这一节介绍一下返回路径处理不好会有什么影响。]]></description><category></category></item><item><title><![CDATA[信号完整性（SIPI）学习--19--终端端接]]></title><link>https://blog.csdn.net/qq_29476769/article/details/124182711</link><guid>https://blog.csdn.net/qq_29476769/article/details/124182711</guid><author>qq_29476769</author><pubDate>Thu, 14 Apr 2022 22:09:12 +0800</pubDate><description><![CDATA[源端匹配的作用就是：即使终端没有匹配，信号到达终端发生反射，返回的到源端的反射信号也会由于源端阻抗匹配而不会发生反射，从而消除了二次反射和多次反射的影响。
而终端端接则是让终端负载阻抗与传输线阻抗相匹配，使得初始电波进入到传输线直至到终端被接收器件接收一直处于匹配状态整个传输过程中都不会发生反射。]]></description><category></category></item><item><title><![CDATA[信号完整性分析学习--18--源端匹配]]></title><link>https://blog.csdn.net/qq_29476769/article/details/123978308</link><guid>https://blog.csdn.net/qq_29476769/article/details/123978308</guid><author>qq_29476769</author><pubDate>Sun, 10 Apr 2022 22:10:29 +0800</pubDate><description><![CDATA[信号在驱动器和接收器之间传输时由于源端和末端反射的存在就会导致多次反射，反射的结果就是导致接收端的波形产生严重的过冲和振铃。当过冲超过接收器的规范要求就会对器件寿命产生影响；过冲过大也会导致信号链路上产生远高于信号频率本身的高频分量，从而导致更加严重的EMI问题，这也可能导致系统设计失败；当振铃过于严重就会影响信号的有效位宽和噪声裕量，有效位宽的减小会导致信号建立保持时间裕量的不足，噪声裕量减小会导致信号信号抗干扰能力的降低，串扰和电源噪声都可能导致信号的误判。因此可以说控制传输路径上的反射是信号完整性分析]]></description><category></category></item><item><title><![CDATA[信号完整性分析学习--17--反射]]></title><link>https://blog.csdn.net/qq_29476769/article/details/123909526</link><guid>https://blog.csdn.net/qq_29476769/article/details/123909526</guid><author>qq_29476769</author><pubDate>Sat, 02 Apr 2022 23:10:26 +0800</pubDate><description><![CDATA[上一节重点介绍了传输线的阻抗的概念，这是分析传输线的基础，也是信号完整性的基础。这一节重点介绍最重要的传输线效应--反射，以及如何消除反射的影响。

上一节的最后，讲到输入阻抗概念的时候，我们已经知道负载端阻抗与传输线的阻抗的匹配是非常重要的。但上一节的分析是基于电磁场理论的推导，推导过程是在理想传输线的前提下进行的。

而在实际的电路中从驱动器件到接收器件的信号传输的通道由很多部分组成，包括DIE上的RDL、封装内部的bond wire或者bump、subs...]]></description><category></category></item><item><title><![CDATA[信号完整性分析学习--16--传输线效应]]></title><link>https://blog.csdn.net/qq_29476769/article/details/123783507</link><guid>https://blog.csdn.net/qq_29476769/article/details/123783507</guid><author>qq_29476769</author><pubDate>Wed, 30 Mar 2022 23:17:41 +0800</pubDate><description><![CDATA[传输线效应

说到传输线效应，大多数人都会想到一个经验法则，那就是：

“当互连线的长度大于1/6倍的信号上升时间的空间延伸时，互连线就体现出传输线效应。”
	上升时间越小越容易体现传输线效应。
    由此可见，同一根互连线，它是否体现传输线效应，要看它要传输什么样的信号。下图所示，一根延时为15ps的互连线，当它传输上升时间为60ps的信号时就会体现传输线效应；当它传输上升时间为180ps的信号时就不体现传输线效应。]]></description><category></category></item><item><title><![CDATA[信号完整性分析学习--15--传输线]]></title><link>https://blog.csdn.net/qq_29476769/article/details/123765049</link><guid>https://blog.csdn.net/qq_29476769/article/details/123765049</guid><author>qq_29476769</author><pubDate>Sun, 27 Mar 2022 22:51:45 +0800</pubDate><description><![CDATA[返回路径不可或缺，它可能以以下几种方式存在：

它可以是平面：可以是地平面、也可以是电源平面；
还可以是走线：可以是相邻布线，通过产生串扰的方式干扰其它信号；可以是差分布线，P、N互为回流路径。
也可以是其它互连结构：如过孔、散热器、结构体的外壳等等。]]></description><category></category></item><item><title><![CDATA[信号完整性分析学习-14-传输通道]]></title><link>https://blog.csdn.net/qq_29476769/article/details/123747213</link><guid>https://blog.csdn.net/qq_29476769/article/details/123747213</guid><author>qq_29476769</author><pubDate>Fri, 25 Mar 2022 23:46:53 +0800</pubDate><description><![CDATA[对于无源链路的建模做如下总结：

第一，建模的过程中必须保证模型的准确度，也就是模型必须能够准确的反映无源链路的真实特征。这就要求SI工程师能够根据所设计的总线接口的特性选择合适的仿真建模方法（hfss建模端口的设置）以及软件工具（2D、2.5D、3DEM工具）。

第二，无源链路的性能要能够满足信号带宽的要求。SI工程师需要通过对模型进行仿真优化使模型在信号的带宽范围内具有良好的损耗和反射性能，如果无源链路的性能不能满足要求，工程师就需要对无源链路的材料或者结构进行调整以提高模型带宽。]]></description><category></category></item><item><title><![CDATA[信号完整性分析学习--13--IBIS模型（2）]]></title><link>https://blog.csdn.net/qq_29476769/article/details/123364598</link><guid>https://blog.csdn.net/qq_29476769/article/details/123364598</guid><author>qq_29476769</author><pubDate>Tue, 08 Mar 2022 22:08:53 +0800</pubDate><description><![CDATA[IBIS模型除了用于SI仿真，我们还可以从IBIS模型中得到一些有用的东西，如信号上升时间，输出阻抗以及封装延时等等。

从IBIS模型中可以获得信号上升时间信息

IBIS模型中的关键字[Ramp]定义了buffer输出的上升下降沿的斜率。如下为micron的DDR3芯片的DQ_34_1600的[Ramp]语句。用 dv_r表示将R_load 接地情况下，逻辑电平状态（由低到高）转换的 20％到 80％的摆幅大小。



由DDR3 的IO电压为1.5V可...]]></description><category></category></item></channel></rss>