刘兵马俑的博客

一个程序猿的自我修养

Xilinx FPGA ChipScope的ICON/ILA/VIO核使用

使用ChipScope有两种方式: 第一种,使用CoreInsert,可参考下面链接:  http://blog.csdn.net/rill_zhen/article/details/8115756  http://www.eefocus.com/article/08-11/5763...

2016-09-20 20:45:30

阅读数:1985

评论数:0

二进制补码

转载地址:整数二进制补码的数学原理(two's complement) 最近重新学习CPU体系结构,对使用二进制补码原理来消除带符号数和无符号数计算差异,以及整合减法运算器到加法运算器,从而简化CPU硬件设计的原理很感兴趣,所以特地思考了下,查看了一些网上关于two's complement...

2016-09-12 16:26:04

阅读数:471

评论数:0

SAR ADC基本原理

SAR原理框图: 组成:比较器、逐次比较寄存器、D/A转换器、数据寄存器、控制电路。 原理简析:首先逐次比较寄存器最高位置1,指示D/A转换器输出对应电压到比较器反相端与Vi比较,如果Vi大于该电压,则比较器输出为1,逐次比较寄存器采样到1保存最高位为1,反之为0。依次比较直到...

2016-09-05 09:35:21

阅读数:2283

评论数:0

锁相环PLL(一)Xilinx PLL IP核使用方法

新建IP核文件          如图所示,在“Design à Implementation”下的任意空白处单击鼠标右键,弹出菜单中选择“New Source …”。          在弹出的“New Source Wizard à Select Source Type”下,如图所示...

2016-08-29 17:45:17

阅读数:7044

评论数:0

ISE中ROM初始化文件(.coe)的建立

UltraEdit       对于ROM模块,主要是生成相应的.coe文件。 1.在Matlab中生成正余弦波形的浮点值,并量化为16bit定点波形数值: % 生成 ROM 的 .coe文件 clc clear all close all  x =...

2016-08-26 17:05:13

阅读数:2876

评论数:0

生成和导入Xilinx ROM/RAM的初始化文件.COE(ZT)

这里比较关键,要导入ROM的值。 在LOAD INIT FILE 项上打勾,点击LOAD FILE……出现下图,要你选择一个文件。   这个文件就是你要放在ROM中的数据,文件的后缀名是.COE。你可以自己建一个空的文本文件,然后把后缀名该为.COE即可。 文件内容的格式如下: MEMO...

2016-08-26 17:01:56

阅读数:6878

评论数:0

XILINX之RAM使用指南(加个人总结)

XILINX之RAM使用指南(加个人总结) 一、 RAM 分类 XILINX 的 RAM 可分为三种,分别是:单口 RAM,简化双口 RAM 和真双口 RAM。如下 图所示:   图1 单口 RAM   图2 简化双口 RAM A 口写入数据,B 口读数据 图3 真双口 ...

2016-08-26 15:44:35

阅读数:4665

评论数:0

单口RAM、双口RAM、FIFO

单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行。而双口有两组数据线与地址线,读写可同时进行。FIFO读写可同时进行,可以看作是双口。     双口RAM分伪双口RAM(Xilinx称为Simple two-dual RAM)与双口RAM(Xilinx称为true two-...

2016-08-26 15:35:04

阅读数:5231

评论数:0

SATA I, SATA II, SATA III区别

1.简介 SATA即Serial ATA,为串行接口。 SATA I为版本为1.x接口,即第一代SATA接口,总线最大传输带宽为1.5Gb/S; SATA II为版本为2.x接口,即第二代SATA接口,总线最大传输带宽为3.0Gb/S; SATA III为版本为3.x接...

2016-08-13 14:18:12

阅读数:858

评论数:0

保持时间与建立时间

保持时间和建立时间 ---------- 我的个人见解   在描述保持时间和建立时间之前我们首先需要了解为什么需要保持时间和 建立时间, 通俗的说就是在时钟信号来临之前, 传输给寄存器的信号必须保持稳 定,有效,才可以打入触发器,称为建立时间;时钟沿来了之后,信号必须维持 稳定一段时间,使得信号能...

2016-08-08 22:07:58

阅读数:1040

评论数:0

NAND FLASH (三)硬件ECC校验码详解

ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或...

2016-08-03 16:32:26

阅读数:4192

评论数:0

NAND FLASH (二)NAND FLASH的坏块

1.为什么会出现坏块   由于NAND Flash的工艺不能保证NAND的Memory Array在其生命周期中保持性能的可靠,因此,在NAND的生产中及使用过程中会产生坏块。坏块的特性是:当编程/擦除这个块时,不能将某些位拉高,这 会造成Page Program和Block Erase操作时的...

2016-08-03 15:31:05

阅读数:584

评论数:0

NAND FLASH (一)存储布局及存储操作特点

Nand flash芯片型号为Samsung K9F1208U0B,数据存储容量为64MB,采用块页式存储管理。8个I/O 引脚充当数据、地址、命令的复用端口。 一、芯片内部存储布局:     一片Nand flash为一个设备(device), 其数据存储分层为:     1 (Device...

2016-08-03 15:19:25

阅读数:525

评论数:0

位同步

一、几个概念的区分 对于基本概念的认识是非常重要的,比如说:码元、比特、波特、帧,以及由此产生的码元速率、比特率、波特率,还有位同步(比特同步)、帧同步等等信息。 1、码元和码元速率 一个数字脉冲称为一个码元。如字母A的ASCII码是1000001,可用7个脉冲来表示,亦可认为由7个码元组成。 ...

2016-06-24 09:49:53

阅读数:2759

评论数:0

verilog全局变量和局部变量定义

1、局部变量定义(parameter) 声明: parameter xx = 8; (注意有等号,且后面有分号) 使用:xx 作用域:parameter 作用于声明的那个文件。 另外parameter可以用作例化时的参数传递。具体方法参见《Verilog例化时的参数传递》一文  2.全...

2016-06-17 17:28:56

阅读数:4187

评论数:0

RS触发器工作原理

这是FPGA中的一个基本部件,我需要对其有所了解。分为六个部分: 1、电路的构成 2、两个稳态 3、触发翻转 4、真值表 5、基本RS触发器的翻转时间 6、状态转移图 1、电路的构成         基本RS触发器是由两个与非门,按正反馈方式闭合而成,也可以用两个或...

2016-06-16 11:45:26

阅读数:9851

评论数:0

按键消抖

参考博客: (1)按键消抖之终极解决方案 (2)浅谈按键消抖 上一篇博客解决的是理想状态下对于按键的检测,并没有充分考虑到前沿抖动和后延抖动。如何消抖呢? 通常的按键所用开关为机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一...

2016-06-16 10:52:00

阅读数:773

评论数:0

Verilog实现同步整形电路的原理及代码解析

问题来源: 今天在编写RS-232串口的时候,涉及到按键处理逻辑模块,需要将“”在板子上按键”这一动作转化为一个脉冲信号。这一过程是通过同步整形电路实现的,精确表述如下: 将外部输入的异步信号进行同步处理(与系统时钟同步)和整形(将输入信号由不规则波形提取为具备一个或多个时钟周期长得脉冲信号)。 ...

2016-06-15 10:50:02

阅读数:1709

评论数:1

FPGA第十篇:RS422电气标准、通信协议及实现(1)

RS422电气标准

2016-05-24 17:46:38

阅读数:7065

评论数:0

FPGA第九篇:vivado、ISE、quartus ii与notepad++的关联

我已经用惯了notepad++编写Verilog代码,很喜欢这款编辑器,功能真的非常强大。所以,当需要对vivado、ISE或quartus ii中的工程进行Verilog代码上的编写或修改时,只需双击工程中的设计模块便可以在notepad++上工作。不过,在此之前要将notepad++与FPGA...

2016-05-05 14:56:40

阅读数:4036

评论数:0

提示
确定要删除当前文章?
取消 删除
关闭
关闭