vivado中工程调试出现的一些critical Messages解决方法

1. create_clock:No valid object(s) found for '-objects[get_ports{pcie_sys_clk_clk_p[0]}]'.

这个错误的原因是我在源代码的基础上又包了一层，包了一个顶层，然后输入的信号input pcie_sys_clk_clk_p

需要在后面加一句 声明

wire pcie_sys_clk_clk_p；

加上后就解决了这个问题

2.‘set_property’ expects at least one object    (pcie_pin.xdc:13)等等

invalid option value specified for‘-nets’ 等这种错误

这种错误都指定到了约束文件中的某一行，所以定位准确，就是复制的其他工程的xdc，但我这里

包了一层顶层top，所以后面的路径需要加一下，否则找不到这个路径就报这个错误

举例：

set_property CLOCK_DEDICATED_ROUTE BACKBONE [get_nets pcie_system_i/clk_wiz_0/inst/clk_in1_pcie_system_clk_wiz_0_0] 这是原代码，加上我包了一层的路径

改成
set_property CLOCK_DEDICATED_ROUTE BACKBONE [ge