FPGA
正点原子的FPGA学习
落子无悔!
念念不忘,必有回响.不积小流,无以成江海.
展开
-
FPGA学习-3-Verilog语言语法
系统:win10平台:Quartus IIFPGA:EP4CE61 信号类型声明:reg cout; //定义cout为数据类型regreg [3:0] out; //四位reg型号wire a,b,c,d,f; //定义为wire(连线)型一般定义个声明放到一起output reg f;output reg [3:0] out;或者将端口声明和定义放到一起module ao...原创 2019-06-12 23:22:57 · 1087 阅读 · 0 评论 -
FPGA学习-13-PIO_IRQ中断
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE6原创 2019-06-24 16:23:52 · 925 阅读 · 1 评论 -
FPGA学习-12-PIO
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE6PIO (parallel input/output)通用IO端口,控制LED灯,获取按键高低电平变化,控制显示设备等当使用IO时,就是在配置IO相关的寄存器IO io寄存器描述实验任务:在Qsys系统中加入PIO IP核,完成4个按键控制LED亮灭实验,并实现上电自启...原创 2019-06-24 11:04:13 · 1605 阅读 · 4 评论 -
FPGA学习-10-Qsys系统学习2-hello_world总结
IP核 5个clk 50Mnios2 Nios II/f Hardware divide打钩 Reset/exception V(ram)ram 10240 bytesjtag id链接:左18 右1 其中clk clk-reset nios2-dataMaster 全选jtag2*2 s1jtag1除了clk-clkInReset基地址分配system-&...原创 2019-06-24 10:39:42 · 335 阅读 · 0 评论 -
FPGA学习-10-Qsys系统学习1
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 Qsys是Quartus中系统集成工具第一代:SOPC:system on programmable chip可编程片上系统第二代:Qsys第三代:platform Design作用是:通过集成IP和快速实现SOPC系统自动创建IP核之间的互联逻辑自定义IP核2 ...原创 2019-06-22 16:49:22 · 2613 阅读 · 0 评论 -
FPGA学习-8-串并转换器
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE6代码,(已经运行成功)`define bit0 8module serial_to_parallel_8bit( input sys_clk, input sys_rst_n, input en, input in, output reg [`bit0 - 1...原创 2019-06-17 22:37:24 · 2338 阅读 · 1 评论 -
FPGA学习-2-QurtusII操作
系统:win10平台:Quartus IIFPGA:EP4CE61 创建工程文件注意文件名字和想要干的事情保持一直,本次实验操作是流水灯2 打开QuartusII软件,进行第一个工程创建file->new project wizard -> 选择对应芯片和保存工程目录3 创建程序文件new ->Design Files -> Verilog HDL Fi...原创 2019-06-12 10:17:06 · 508 阅读 · 0 评论 -
FPGA学习-1-Qurtus软件安装和FPGA特点
系统:win10平台:Quartus IIFPGA:EP4CE61. FPGA与单片机的区别单片机:哈佛总线, 串行执行, 软件运行, C/C++FPGA:查找表, 并行执行, 硬件, Verilog HDL/ VHDL2. 型号Xilinx, Altera(开发板常用)等3.特点速度快, 引脚多, 效率高, IP核, 设计灵活,4. 领域通信(5G无线)算法嵌入式...原创 2019-06-12 08:59:43 · 549 阅读 · 0 评论 -
FPGA学习-7-PLL IP核
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 PLL IP核简介1 锁相环作为一种反馈控制电路,其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压...原创 2019-06-17 16:13:41 · 1282 阅读 · 3 评论 -
FPGA学习-9-串口通信2-程序
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 传输1B数据2 接收块:重点理解怎么开始(start_flag), rx_flag如何跳变流程:程序:module uart_recv( input sys_clk, //系统时钟 input ...原创 2019-06-20 11:10:13 · 4170 阅读 · 9 评论 -
FPGA学习-9-串口通信
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 串口通信基础知识:处理器与外部设备通信的两种方式:并行通信和串行通信速度快但占用引脚多–并行串行通信的通信方式:同步通信和异步通信同步带时钟线,异步不带时钟,只能自觉遵从协议串行通信的传输方向:单工:数据只能沿着一个方向传输半双工:数据两个方向,但是需要分时全...原创 2019-06-19 20:45:59 · 556 阅读 · 0 评论 -
FPGA学习-9-ip核之ARM
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 点击tools魔法棒,创建IP核,找到RAM新建par\ipcode设置大小,8X32K,同时性能更好的是M9K型号,由于刚选择的是1port,这里就要选择第一个single lock接下来配置缺省等首先看一张图,用来解释ram尽量不要使用同时进行,一定要分开这里...原创 2019-06-19 17:49:59 · 1644 阅读 · 0 评论 -
FPGA学习-6-Modelsim安装流程和使用
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE61 Modelsim安装和激活首先安装软件,一路OK,最后有一个安全选项,选择NO,(就是问是否需要重启)其他都是YES激活简介:1 D:\XXX\modeltech64_10.4\win64\mgls64.dll 设置文件取消只读2 文件MentorKG.exe和patc...原创 2019-06-14 17:16:26 · 960 阅读 · 0 评论 -
FPGA学习-8-串并转换器-补充完整版8bit
系统:win10软件编辑和程序下载平台:Quartus II仿真平台:modelsimFPGA:EP4CE6实验仿真结果设计思路:由于是程序员,所以结构要清晰,操作要骚首先创建三个个块块1 serial_in目的:实现串口输入.将输入的数据保存到八位寄存器中,每次连续输入8位后,再一次性将八位分别在并行端口的八位对应输出模块2并行输出模块3顶层模块例化下面是代码...原创 2019-06-18 22:56:26 · 2894 阅读 · 0 评论 -
FPGA学习-5-Verilog高级知识点
系统:win10平台:Quartus IIFPGA:EP4CE61 阻塞赋值 blocking 描述组合逻辑时使用在一个always块中, 后面的语句会受到前语句的影响,a=0;b=a;c=b;2 非阻塞赋值 Non_blocking 描述时序逻辑时使用a<=0;b<=a;c<=b;<=表示并行运行, 即在一个always中,这三句话是同时运行的,与...原创 2019-06-13 21:48:38 · 443 阅读 · 0 评论 -
FPGA学习-4-Verilog程序框架
系统:win10平台:Quartus IIFPGA:EP4CE61 注释与C语言一样,//单行注释/*多行注释*/2 关键字and always assign begin buf bufif0 bufif1 case casex casez cmos deassign default defparam disable edge else en...原创 2019-06-13 09:33:21 · 1129 阅读 · 0 评论 -
FPGA Blaster驱动安装
安装完Quartus II之后插入Blaster提示驱动未安装,不需要磨磨唧唧找驱动,直接点击驱动更新, 选择Quartus安装目录中的driver, 然后搜索一下就好了原创 2019-10-07 22:42:41 · 994 阅读 · 0 评论