ARMv8 AArch64异常处理机制概览

于 2024-08-26 22:59:44 发布
阅读量1k 收藏 30
点赞数 17
分类专栏： 从物理定律到编程语言 文章标签： 嵌入式 ARM 异常 处理器 CPU 架构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_33904382/article/details/141575484
版权

ARMv8 AArch64异常处理机制概览

1 处理机制概述

相对于ARMv7中的异常向量表（Exception Vector Table），ARMv8异常处理机制更为复杂，涉及处理器的异常等级（Exception Levels, ELn）、运行状态（Execution States）和安全模式（Secure Mode）。
这种特性意味着我们在描述异常时需要说明异常是在什么异常等级下发生的，返回时处理器的异常等级、运行状态和安全模式发生了什么变化，比如“在当前异常等级下发生Sync异常，异常等级从EL2切换到EL1，使处理器的运行状态从AArch64转到AArch32”。
ARMv8共有4个异常等级ELn（n=0，1，2，3），EL3最高，EL2最低。复位处理（Reset Handler）和异常向量表分开，支持为每个异常等级提供独立的异常向量表和栈指针寄存器（Stack Pointer，SP）。异常等级只能在复位、异常发生和退出时变更，且进入异常不能降低异常等级、退出异常不能提升异常等级。

2 异常向量表

ARMv8的异常向量表也有固定的区域划分，不过更大——单张异常向量表起始地址0x800字节对齐，内部每段0x80字节对齐，如图2-1。
在这里插入图片描述

图2-1 ARMv8异常向量表的结构
上图只是一个异常等级的异常向量表，一般来说需要为EL3、EL2和EL1各提供一张异常向量表。不同异常等级ELn的异常向量表起始地址可以通过寄存器VBAR_ELn（n=1，2，3）设置。
向量表可分为两部分，偏移地址0x000-0x400的用于相应当前异常等级的异常，偏移地址0x400-0x780的向量用于接收低一等级的异常。比如EL2的异常向量表，这部分就用于处理EL1的异常。
ARMv8提供了4个堆栈指针寄存器，不同异常等级ELn（n=1，2，3）可通过寄存器SPSel选择SP_ELn或者EL0作为堆栈指针，这将决定在当前异常等级下发生异常时PC跳转的位置。比如当前异常等级（假设为EL2）下发生IRQ中断，如果当前选择的堆栈指针为SP0，PC就会跳转到异常向量表的0x080偏移位置，如果当前选择的堆栈为SP_EL2，PC就会跳转到异常向量表的偏移地址0x280处。
值得一提的是，堆栈指针寄存器的使用和ARMv7没啥差别。向SPSel值选择了当前异常等级的堆栈指针后，SP寄存器和选定的SP_ELn会产生关联，二者的值会保持一致。同步机制还没有在手册里看到，暂且可以认为SP是引用了SP_ELn的值。
此外，习惯上用后缀t表示当前异常等级选择的堆栈是SP_EL0，比如SP_EL1t，用后缀h表示选择的是ELn，比如SP_EL1h。

3 异常处理

处于AArch64运行状态的ARMv8处理器根据异常的类型、发生异常的异常等级、当前使用的堆栈指针（SP in use）、寄存器组的状态（state of the register file）。

3.1 Taken 和 Return

Taken关乎异常的处理，Return关乎异常的返回。
Taken指的是处理器对异常的响应（Responds），即因异常做出动作。Taken from描述异常的来源，指处理器在Taken发生前一刻的状态。Taken to则描述异常的去向，指的是处理器在Taken发生后一刻的状态。
在异常处理的语境下，Return指的是，额，使用异常返回指令（Exception return instruction）触发的动作？Return form描述异常从何退出，指的是Return前处理器的状态。Return to描述异常退出结果，指的是Return后处理器的状态。

3.2 异常处理入口

产生异常的指令有HVC/SMC/SVC。
如果异常taken to一个使用AArch64运行状态的异常等级ELn，那么处理器在将PC跳转到异常向量表的对应位置前，将执行以下动作：
 将Taken from的PSTATE保存到SPSR_ELn寄存器
 将优先返回地址（preferred exception return address）保存到ELR_ELn寄存器
 配置Taken to的PSTATE寄存器
 如果是Synchronous或者SError异常，异常综合信息写入ESR_ELn寄存器
 跳转到异常向量表对应位置
上述Taken to的PSTATE配置遵循以下规则：
 PSTATE.EL 设置为ELn。
 PSTATE.{D， A， I， F， SP， TCO} 设置为 1
 PSTATE.SSBS 设置为 SCTLR_ELn.DSSBS 的值
 PSTATE.{IL， nRw， UAO} 设置为 0
 PSTATE.BTYPE 设置为 0b00
 PSTATE.SS 根据v8手册Chapter D2 AArch64 Self-hosted Debug中的规则设置
 对于以下任何一种情况，PSTATE.PAN 设置为 1：
—— 目标异常级别为 EL1并且SCTLR_EL1为 0
—— Taken from EL0，Taken to AArch64状态且打开安全模式的EL2，HCR_EL2.{TGE, E2H}是{1, 1}，并且SCTLR_EL2.SPAN是0.
 PSTATE.ALLINT 设置为SCTLR_ELx.SPINTMASK的值取反

3.3 退出异常

退出异常的指令有ERET/ERETAA/ERETAB，异常等级EL0不支持异常退出指令。退出时切换到的目标异常等级可通过当前异常等级ELn的SPSR_ELn设置。
在这里插入图片描述

图3-3-1 通过SPSR_ELn选择Target EL

.global _el3_to_el1
.type _el3_to_el1, "function"
_el3_to_el1:
	// Initialize the SCTLR_EL1 register before entering EL1
	MSR SCTLR_EL1, XZR
	// Determine the EL1 Execution state
	MRS X0, SCR_EL3
	ORR X0, X0, #(1<<10) // RW, EL2 Execution state is AArch64
	// Determine the EL1 Security Mode
	AND X0, X0, #0xFFFFFFFFFFFFFFFE // NS, EL1 is Secure world
	MSR SCR_EL3, x0
	MOV X0, #0b00101
	MSR SPSR_EL3, X0 // M[4:0]=01001 EL1h, must match SCR_EL3.RW
	// Determine EL2 entry.
	ADR X0, el2_entry
	MSR ELR_EL3, X0
	ERET

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

图3-3-2 SCR_EL3寄存器与异常返回相关的位
SCR_EL3[10] 控制低等级的运行状态，置0时切换到低等级的运行状态为32位模式，置1时低等级的运行状态则为64位模式。
SCR_EL3[0] 控制低等级的安全模式，置0时低等级位安全模式，置1时低等级为非安全模式。
在这里插入图片描述
在这里插入图片描述

图3-3-3 SPSR_EL3 寄存器与异常返回相关的位
SPSR_EL3[4] 与 RETURN 后的运行模式相关，必须和 SCR_EL3[10] 保持一致。
SPSR_EL3[3:0] 用于选择异常等级和堆栈寄存器。在 RETURN 时，SPSR_EL3[3:2] 的值会被复制到 PSTATE.EL，SPSR_EL3[0] 的值会被复制到 PSTATE.SP。
在这里插入图片描述

图3-3-4 ELR_

3.4 异常等级切换

ARMv8有EL3、EL2、EL1、EL0共四个异常等级，用户可通过产生或退出异常切换异常等级。切换异常等级需注意配置目标异常等级的栈指针寄存器、运行状态和安全模式。
EL0，EL1有安全模式和非安全模式的区别。 EL2是虚拟机管理级别并且只有非安全模式。 EL3是最高优先级并且只存在安全模式。
此外，EL3直接切换到EL1只能选择安全模式，因此EL3切换到EL1只有两个路径，一种是EL3(S)->EL2(NS)->EL1(S)，另一种是EL3(S)->EL1(S)。

3.4.1 异常等级切换基本流程
  1. 触发异常，跳转到 VBR_EL3 中保存的异常向量表起始地址
  2. 顺序执行向量表中指令
  3. 配置 SCR_EL3/SPSR_EL3/ELR_EL3 等寄存器相关位段
  4. 执行 ERET 指令，退出异常，跳转到 ELR_EL3 寄存器中保存的地址执行
3.4.2 异常等级切换实例

下面以一个汇编程序为例子说明这个过程。

.align 0x4
reset_handler: 
    // Set exception table base addr
    LDR X0, =el3_exception_table_start
    MSR VBAR_EL3 X0

    // Enabling exception
    MRS X0, SCR_EL3
    ORR X0, X0, #(1<<1) // IRQ
    ORR X0, X0, #(1<<2) // FIQ
    ORR X0, X0, #(1<<3) // Abort
    MSR SCR_EL3, X0
    MSR DAIFClr, 0x7 // Enable SError, IRQ & FIQ
    
    // Set SP
    MSR SPSel, #0x01
    LDR X0, =0x60000000
    MOV SP, X0 
    
    SVC 0
/
exception_level_1_entry:
    b exception_level_1_entry

swithc2el1:
    // Initialize the SCTLR_EL1 register before entering EL1
	MSR SCTLR_EL1, XZR
	// Determine the EL1 Execution state
	MRS X0, SCR_EL3
	ORR X0, X0, #(1<<10) // RW, EL2 Execution state is AArch64
	// Determine the EL1 Security Mode
	AND X0, X0, #0xFFFFFFFFFFFFFFFE // NS, EL1 is Secure world
	MSR SCR_EL3, x0
	MOV X0, #0b00101
	MSR SPSR_EL3, X0 // M[4:0]=01001 EL1h, must match SCR_EL3.RW
	// Determine EL1 entry.
	ADR X0, exception_level_1_entry
	MSR ELR_EL3, X0
ERET
/  
sloop: 
    b sloop
.align 0x800
el3_et:
// Current exception level, sp_el0
.align 0x80
el3_cur_spel0_sync:
    b swithc2el1
.align 0x80
el3_cur_spel0_irq:
    b sloop
.align 0x80
el3_cur_spel0_fiq:
    b sloop
.align 0x80
el3_cur_spel0_serror:
    b sloop
// Current exception level, sp_elx
.align 0x80
el3_cur_spelx_sync:
    b swithc2el1
.align 0x80
el3_cur_spelx_irq:
    b sloop
.align 0x80
el3_cur_spelx_fiq:
    b sloop
.align 0x80
el3_cur_spelx_serror:
    b sloop
// Lower exception level, sp_el0
.align 0x80
el3_lower_spel0_sync:
    b sloop
.align 0x80
el3_lower_spel0_irq:
    b sloop
.align 0x80
el3_lower_spel0_fiq:
    b sloop
.align 0x80
el3_lower_spel0_serror:
    b sloop
// Lower exception level, sp_elx
.align 0x80
el3_lower_spelx_sync:
    b sloop
.align 0x80
el3_lower_spelx_irq:
    b sloop
.align 0x80
el3_lower_spelx_fiq:
    b sloop
.align 0x80
el3_lower_spelx_serror:    
    b sloop

应用的场景预设为上电复位后处理器异常等级为 EL3，运行于 AARCH64 模式，这个程序的功能是将处理器的异常等级切换到 EL1，下面我们逐行分析这段汇编代码。

.align 0x4
reset_handler: 

第一行用 .align提示编译器此后的指令地址4字节对齐。
而后是一个符号 reset_handler，这是程序的起始位置，也是处理器复位后执行的第一条指令的位置。通常用来配置处理器的异常处理、中断使能、堆栈等功能相关的寄存器，为执行 C 语言等高级语言编写的代码准备条件。

// Set exception table base addr
    LDR X0, =el3_exception_table_start
    MSR VBAR_EL3 X0

第一小段指令是配置 VBAR_EL3 寄存器。这个寄存器用于保存 EL3 异常等级下的异常向量表的起始地址，当异常被捕获后，处理器将从这个寄存器保存的地址处取指执行。el3_exception_table_start 也是一个符号，可以在后面找到，对应异常向量表的起始地址。

    // Enabling exception
    MRS X0, SCR_EL3
    ORR X0, X0, #(1<<1) // IRQ
    ORR X0, X0, #(1<<2) // FIQ
    ORR X0, X0, #(1<<3) // Abort
    MSR SCR_EL3, X0
    MSR DAIFClr, 0x7 // Enable SError, IRQ & FIQ

然后通过 SCR_EL3 寄存器使能中断路由，并通过 DAIFClr 清除 SError、IRQ和FIQ的屏蔽位。

   // Set SP
   MSR SPSel, #0x01
   LDR X0, =0x60000000
   MOV SP, X0

紧接着就配置堆栈寄存器，ARMv8 处理器每个异常等级都有独立的堆栈指针，另有一个公用的堆栈指针（每个异常等级都可以访问），这里 SPSel 设置为 1，选择使用 EL3 独有的 SP。

    SVC 0

如前所述，要切换异常等级首先要触发异常，这里我们使用 SVC 指令触发异常。

// Current exception level, sp_elx
.align 0x80
el3_cur_spelx_sync:
    b swithc2el1

当前异常等级触发的异常，且使用当前异常等级特有的 SP 寄存器，于是跳转到异常向量表的这个位置，执行 b switch2el1 跳转到 switch2el1 处。

swithc2el1:
    // Initialize the SCTLR_EL1 register before entering EL1
	MSR SCTLR_EL1, XZR
	// Determine the EL1 Execution state
	MRS X0, SCR_EL3
	ORR X0, X0, #(1<<10) // RW, EL2 Execution state is AArch64
	// Determine the EL1 Security Mode
	AND X0, X0, #0xFFFFFFFFFFFFFFFE // NS, EL1 is Secure world
	MSR SCR_EL3, x0
	MOV X0, #0b00101
	MSR SPSR_EL3, X0 // M[4:0]=01001 EL1h, must match SCR_EL3.RW
	// Determine EL2 entry.
	ADR X0, exception_level_1_entry
	MSR ELR_EL3, X0
    ERET

切换过程前面已经介绍过了，就是配置 SCR_EL3、SPSR_EL3 和 ELR_EL3 寄存器，这里在配置 ELR_EL3 寄存器之后使用 ERET 指令从异常退出，跳转到 ELR_EL3 寄存器保存的地址处（即 exception_level_1_entry 处）执行，跳转前会将异常等级切换为 EL1。

exception_level_1_entry:
    b exception_level_1_entry
exception_level_1_entry 里什么也没做，只是原地跳转，死循环。

4 相关的指令和寄存器速查

4.1 ERET

在这里插入图片描述

用于从异常返回，执行时从当前异常等级的 SPSR 寄存器恢复 PSTATE 寄存器，根据而后当前异常等级的 ELR 跳转。

4.2 SCR_EL3

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

4.3 SPSR_ELn.DAIF

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

4.4 ELR_ELn

捕获异常时，保存返回地址。

5 架构相关的补充信息

5.1 运行状态

在这里插入图片描述

运行状态指的是处理单元的运行环境，包括寄存器位宽、指令集、异常模型、虚拟内存系统架构 VMSA 和编程模型。
AARCH64 模式特性如下:
 提供 31 个 64 位的通用寄存器（X0-X30），X30 用作链接寄存器
 提供 64 位的程序计数器（PC）、堆栈指针（SP）和异常链接寄存器（ELRs）
 提供 32 个128 位的 SIMD 寄存器，用于支持向量/标量浮点操作
 提供单一指令集 A64
 使用支持运行特权架构（execution privilege hierarchy）的 ARMv8 异常模型，支持最多 4 个异常等级（EL0-EL3）
 支持 64 位虚拟地址
 支持多种处理器状态，保存在PSTATE 寄存器中，此寄存器可用汇编指令修改
 寄存器命名带有后缀，表明此寄存器可在哪个/哪些异常等级访问
在这里插入图片描述

AARCH64 即 64 位运行模式，此模式地址寄存器位宽为 64，基本指令集中的指令可以使用 64 位寄存器进行处理。 AARCH64 模式支持 A64 指令集。
AARCH32 即 32 位模式，此模式下地址寄存器位宽为 32， 处理过程使用 32 位的寄存器，支持 A32 和 T32 指令集。

5.2 架构系列

ARM架构每版本有3个系列，ARMv8 架构 A 系列的实现可以称作 AArchv8-A，而Armv9 架构 A 系列的实现可以称为 AArchv9-A。
在这里插入图片描述

A系列（应用系列）：
 支持基于内存管理单元（MMU）的虚拟内存系统架构 VMSA
 支持 A64、A32 和 T32 指令集
R系列（实时系列）：
 支持基于内存保护单元（MPU）的内存保护系统架构
 可选支持 VMSA
 支持 A64、A32 和 T32 指令集
M系列（微控制器系列）：
 实现为低延迟中断处理（low-latency interrupt processing）设计的编程模型，支持硬件对寄存器进行出入栈操作、用高级语言编写中断处理程序
 实现 R 系列的 PMSA 的变体
 支持 T32 指令的变体

断水客
关注
专栏目录
ARMV8体系结构简介：AArch64系统级体系结构之VMSA
简单同学
01-22 1416
1. 前言 2. VMSA概述 2.1ARMv8 VMSA naming VMSAv8 整个转换机中，地址转换有一个或两个stage VMSAv8-32 由运行AArch32的异常级别来管理 VMSAv8-64 由运行AArch64的异常级别来管理 2.2...
ARMv8 Linux内核异常处理分析
05-30
看了 Linaro 提供的开源 ARMv8 Linux 内核源码，发现 ARMv8 异常处理与 ARMv7 及之前的架构有所不同，详细分析之
x86_64、AArch64、ARM32、LoongArch64、RISC-V
最新发布
宋发元
08-09 2154
这些架构各有特色和应用场景，选择合适的架构取决于具体的应用需求、功耗预算、软件支持和开发资源等因素。
ARMv8的异常等级（Exception Level）以及执行状态（AArch64/AArch32）
DayDayUp
07-09 8431
在ARMv8中，存在4级异常等级（Exception Level），程序需要跑在这四级异常等级中的一个。在AArch64下，异常等级近似于ARMv7中的特权等级（Privilege Level），异常等级定义了每个等级的特权等级，所以可以认为ELn 对应这 PLn。n （0到3）越大，说明特权等级越高。
ARMv8-AArch64 的异常处理模型详解之异常等级、执行状态以及安全状态
DayDayUp
01-07 6066
AArch64使用 EL 来命名异常等级，EL3权限最高，EL0权限最低。如下图所示，为一种通用的异常等级模型： - 用户应用程序执行在EL0。 - 操作系统，比如Linux执行在EL1. - Hypervisor， 比如虚拟机程序，执行在EL2 - 固件或者安全网关相关代码，执行在EL3. 比如，在EL1的Linux可以使用软件接口标准在EL3上调用固件函数。这个模型意味着大部分的PE处理通常发生在EL0/1处。
minos 2.1 中断虚拟化——ARMv8 异常处理
weixin_46645613的博客
06-03 1152
Rand_cs该项目来自乐敏大佬：https://github.com/minosproject/minos越往后，交叉的越多，大多都绕不开 ARMv8 的异常处理，所以必须得先了解了解 ARMv8 的异常处理流程先说一下术语，从手册中的用词来看，在 x86 平台，一般将异常和中断统称为中断，在 ARM 平台，一般将中断和异常统称为异常异常的流程，可以分为 3 个阶段，“设备”产生异常信号，中断控制器过滤转发异常，OS 处理异常。
ARMv8-A_Software_Development_CN.pdf
08-19
4. AArch64 异常模型：讲解 ARMv8-A 处理器的异常模型和处理机制。 5. ARMv8 异常模型练习手册：提供了 ARMv8 异常模型的实践练习，帮助学员掌握 ARMv8-A 处理器的异常处理机制。 6. ARMv8-A 内存管理：讲解 ARMv8...
ArmV8 manual
11-04
- ArmV8-A引入了新的异常处理机制，开发者需要了解如何正确处理各种类型的异常情况。 - 这包括但不限于系统调用、中断请求（IRQ）和快速中断请求（FIQ）。 **4. 安全编程：** - 针对SE提供的新特性，开发者需要...
ARM Cortex-A(armV8)编程手册V1.0,armv8指令集,C,C++源码.zip
10-11
1. **体系结构概览**：理解armV8的寄存器布局、执行状态转换、中断处理机制等基础概念。 2. **指令集详解**：深入学习A64指令集，掌握常用指令的功能和用法。 3. **编程模型**：了解armV8处理器的内存模型、同步原语...
ARMv8-AArch64 的异常处理模型详解之异常处理详解（同步异常和异步异常的分析和处理）
DayDayUp
02-26 3538
同步异常发生时，会将产生同步异常的那条指令的地址写入ELR，所以如果想知道是哪条指令导致异常的产生，软件在处理异常时可以读取ELR中的值进行分析。ESR寄存器里保存着一些异常的诊断信息，比如异常产生的原因。在进入异常后，我们可以读取对应异常等级的ESR（ESR_EL1,ESR_EL2或者ESR_EL3），通过解析各个字段的数值所表示的含义，来分析出当前异常产生的原因。FAR寄存器将为一些同步异常保存导致异常发生的地址
ARMv8 - 安全机制(TrustZone) - 异常等级
qazw9600的专栏
06-29 1879
允许操作系统（EL1）请求虚拟化（EL2）服务 当在ARMv8-A架构下，normal world, EL1尝试去访问EL2的时候，则会陷入到虚拟化层的，其中是通过HVC指令 HVC指令用于生成同步异常，该异常由EL2中运行的管理程序处理。 参数和返回值通过寄存器传递，虚拟机监控程序还可以捕获住操作系统（EL1中的guest os）发出的SMC call，并且支持SMC call被模仿、传递给下一级或拒绝通过。 汇编指令 SMC（Secure Monite
【ARMv8基础篇】异常等级
Muggle的博客
05-03 3798
​ 🌟🌟🌟博主主页：MuggleZero🌟🌟🌟 《ARMv8/v9架构初学者指南》专栏地址：《ARMv8/v9架构初学者指南》 ​
深入讲解ARMv8 异常处理简介
youzhangjing_的博客
04-21 1456
如果ELn为异常级别，则n的值增加表示软件执行特权增加。EL0处的执行称为无特权执行，不能处理异常。EL2提供对虚拟化的支持。EL3提供了在两个安全状态（安全状态和非安全状态）之间切换的支持。一个实现可以不包括所有的异常级别，但都必须包括EL0和EL1。EL2和EL3是可选的。
armv8 Linux内核异常处理相关文件
cosmoslhf的专栏
07-12 2317
1.1 Linux内核异常处理相关文件 Linux内核中，异常处理主要由两个文件完成，entry.S和traps.c，当然还有一些其它异常处理函数分布于fault.c, memory.c等等。entry.S包含异常的入口、进入异常处理C函数前的压栈、退出C函数前的出栈、一些fork函数相关的处理代码（暂不分析）、任务切换汇编处理过程（cpu_switch_to函数，暂不分析）。traps.c主要
【ARMv8基础篇】异常分类以及异常处理机制
Muggle的博客
05-05 4268
​ 🌟🌟🌟博主主页：MuggleZero🌟🌟🌟 《ARMv8架构初学者笔记》专栏地址：《ARMv8架构初学者笔记》 在ARM64中，除了中止、复位和软件异常外，中断也是属于异常的一种。下面我们就来了解一下异常种类、异常处理和ARMv8的异常向量表。 ​
ARMv8-A编程指导之异常处理
flyingnosky的专栏
10-10 3312
ARMv8-A异常处理
ARMv8异常处理机制：从AArch32到AArch64
"ARMv8架构 异常处理逻辑 scrapy官方手册中文版" 在ARMv8架构中，异常处理逻辑是操作系统和硬件交互的关键部分，它确保了系统在遇到错误或中断时能够正确响应。异常处理涉及到不同的执行状态、异常级别以及寄存器...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值