Verilog 流水线乘法器设计

最新推荐文章于 2024-07-02 10:00:00 发布

嗒曦

最新推荐文章于 2024-07-02 10:00:00 发布

阅读量494

点赞数

文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_36613247/article/details/125227219

版权

这篇博客详细介绍了如何使用Verilog设计流水线乘法器，包括`mult_cell`模块和`mult_man`顶层模块的代码实现，以及仿真验证过程。通过流水线技术，提高了乘法运算的效率，但同时也增加了寄存器资源的使用。

摘要由CSDN通过智能技术生成

下面对乘法执行过程的中间状态进行保存，以便流水工作，设计代码如下。

单次累加计算过程的代码文件如下（mult_cell.v ）：

实例

module   mult_cell
  #(parameter N=4,
  parameter M=4)
  (
  input   clk,
  input   rstn,
  input   en,
  input [M+N-1:0]   mult1,   //被乘数
  input [M-1:0]   mult2,   //乘数
  input [M+N-1:0]   mult1_acci, //上次累加结果

  output reg [M+N-1:0]   mult1_o,     //被乘数移位后保存值
  output reg [M-1:0]   mult2_shift, //乘数移位后保存值
  output reg [N+M-1:0]   mult1_acco,  //当前累加结果
  output reg   rdy );

  always @(posedge clk or negedge rstn) begin
  if (!rstn) begin
rdy <= 'b0 ;
mult1_o <= 'b0 ;
mult1_acco   <= 'b0 ;
mult2_shift <= 'b0 ;
  end
  else if (en) begin
rdy <= 1'b1 ;
mult2_shift <= mult2 >> 1 ;
mult1_o <= mult1 << 1 ;
  if (mult2[0]) begin
  //乘数对应位为1则累加
mult1_acco <= mult1_acci + mult1 ;
  end
  else begin