makefile初学

说明：本文转载总结自 http://blog.csdn.net/haoel/article/list/4 作者：陈皓

一个项目中的源文件有很多，会按照其类型、功能、模块等分别放在若干个目录中，makefile定义了一系列规则来指定哪些文件需要先编译，哪些文件要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作。因为makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。makefile一旦写好，只需要一个make命令，整个工程就可以完全编译。

---

一些最基础背景：源文件首先需要被编译成成中间件代码文件，在Windows下是.obj为念，在linu下就是.o文件，即object file，将源文件变成.o文件就是编译 (complie)。然后将大量的.o文件合成执行文件就是链接 (link)。每个源文件都应该对应一个中间目标文件就是object file就是.o文件，而程序中往往源文件都是很多的，即意味着目标文件会有很多，这就不太行。所以我们给中间目标文件打包，就是Archive file,就是**.a文件**

---

make命令执行时，需要一个 Makefile 文件，以告诉make命令需要怎么样的去编译和链接程序。

首先用一个示例来说明Makefile的书写规则。在这个示例工程中有8个C文件，和3个头文件，写一个Makefile来告诉make命令如何编译和链接这几个文件。我们的规则是：
1）如果这个工程没有编译过，那么我们的所有C文件都要编译并被链接。
2）如果这个工程的某几个C文件被修改，那么我们只编译被修改的C文件，并链接目标程序。
3）如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的C文件，并链接目标程序。

只要Makefile写得够好，所有的这一切，只用一个make命令就可以完成，make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。
👇👇👇

---

规则

target … : prerequisites …
command
…
…

target也就是一个目标文件，可以是Object File，也可以是执行文件。
prerequisites就是，要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。（任意的Shell命令）

这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。说白一点就是说，prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。这就是Makefile的规则。也就是Makefile中最核心的内容。

为了完成上述的规则，Makefile长下面这样（至于为什么就……先跳过233）

一共8个C文件，冒号前面的是目标.o文件，冒号后面是依赖文件，有C文件也有头文件，每一个.o文件实质上又是执行文件edit的依赖文件。依赖文件的实质就是说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件的来的

在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以一个Tab键作为开头。记住，make并不管命令是怎么工作的，他只管执行所定义的命令。make会比较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的日期要新，或者target不存在的话，那么，make就会执行后续定义的命令。

---

make是怎么工作的

在默认的方式下，也就是我们只输入make命令。那么，

1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“edit”这个文件，并把这个文件作为最终的目标文件。
3、如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）
5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生命make的终极任务，也就是执行文件edit了。

这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理。make只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，那么对不起，我就不工作啦。

通过上述分析，我们知道，像clean这种，没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显示要make执行。即命令——“make clean”，以此来清除所有的目标文件，以便重编译。

于是在我们编程中，如果这个工程已被编译过了，当我们修改了其中一个源文件，比如file.c，那么根据我们的依赖性，我们的目标file.o会被重编译（也就是在这个依性关系后面所定义的命令），于是file.o的文件也是最新的啦，于是file.o的文件修改时间要比edit要新，所以edit也会被重新链接了（详见edit目标文件后定义的命令）。

而如果我们改变了“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并且，edit会被重链接。

---

makefile中使用变量

why需要使用变量：
在上面的例子中，先让我们看看edit的规则：

edit : main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

我们可以看到[.o]文件的字符串被重复了两次，如果我们的工程需要加入一个新的[.o]文件，我们需要在两个地方加（应该是三个地方，还有一个地方在clean中）。这也就是我们的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。比如，我们声明一个变量，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管什么啦，只要能够表示obj文件就行了。

how使用变量
我们在makefile一开始就这样定义：

objects = main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

于是，我们就可以很方便地在我们的makefile中以“$(objects)”的方式来使用这个变量了，于是我们的改良版makefile就变成下面这个样子：

在一开始edit和clean就变得好写很多啦，当然中间的.o文件是不变的。另外如果有新的.o文件加入的话也只要简单修改一下objects变量就好啦

---

让makefile自动推导
GNU的make很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的make会自动识别，并自己推导命令。

只要make看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果make找到一个whatever.o，那么whatever.c，就会是whatever.o的依赖文件。并且 cc -c whatever.c 也会被推导出来，于是，我们的makefile再也不用写得这么复杂。

就只写头文件就ok啦，这种方法，也就是make的“隐晦规则”。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。

---

另类风格收拢.o.h文件，算了吧，文件太多就弄不明白了，看明白了但笔记就不做了，跳过

---

清空目标文件的规则
每个Makefile中都应该写一个清空目标文件（.o和执行文件）的规则，

一般的风格都是：

clean:
rm edit $(objects)

更为稳健的做法是：

.PHONY : clean
clean :
-rm edit $(objects)

.PHONY意思表示clean是一个“伪目标”，而在rm命令前面加了一个小减号的意思就是，也许某些文件出现问题，但不要管，继续做后面的事。当然，clean的规则不要放在文件的开头，不然，这就会变成make的默认目标——“clean从来都是放在文件的最后”。

---

这是makefile的基础知识，细节方面还是之后实际应用看更好，详细看
https://blog.csdn.net/JXH_123/article/details/27303849