Verilog HDL运算符及其优先级

最新推荐文章于 2025-04-24 16:47:48 发布

蒋楼丶

最新推荐文章于 2025-04-24 16:47:48 发布

阅读量856

点赞数

分类专栏： FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_37703067/article/details/128449290

版权

FPGA 专栏收录该内容

9 篇文章

订阅专栏

                    
                        
                    
                    运算符功能优先级别
! 、~反逻辑、位反相高
* 、/ 、%乘、除、取模∨
+ 、-加、减∨
<< 、>>左移、右移∨
< 、<= 、> 、>=小于、小于等于、大于、大于等于∨
== 、!= 、=== 、!==等、不等、全等、非全等∨
&按位与∨
^ 、^~按位逻辑异或和同或∨
|按位逻辑或∨
&&逻辑与∨
||逻辑或∨
?:条件运算符，唯一的三目运算符，等同于if-else低

                

运算符	功能	优先级别
! 、~	反逻辑、位反相	高
* 、/ 、%	乘、除、取模	∨
+ 、-	加、减	∨
<< 、>>	左移、右移	∨
< 、<= 、> 、>=	小于、小于等于、大于、大于等于	∨
== 、!= 、=== 、!==	等、不等、全等、非全等	∨
&	按位与	∨
^ 、^~	按位逻辑异或和同或	∨
\|	按位逻辑或	∨
&&	逻辑与	∨
\|\|	逻辑或	∨
?:	条件运算符，唯一的三目运算符，等同于if-else	低