- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅
原创 verilog学习之-跨时钟域信号处理（1）
1. 建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产.
2020-06-18 23:39:47
3025
异步fifo的verilog实现
该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有testbench。
2020-07-08
黑金Sparten6开发板AX309 Verilog教程V3.1.zip
黑金Spartan-6开发板Verilog教程，适用于ax309开发板，ise14.7联合modelsim开发，31个例程全，入门必备
2020-01-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人