FPGA存储块,有没有使能Primitives output Register作用

本文揭示了在FPGA中,启用PrimitivesoutputRegister选项如何影响RAM读取时序,不选则1周期出数据,选则需2周期。理解其作用有助于提升系统性能。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

在FPGA中,ROM,RAM存储块在IP核配置中都有一个配置选项:Primitives output Register,比如下图的rom IP核配置界面在这里插入图片描述
接下来以RAM读写为例,我这里RAM的第一个数值为1,我们观察第一个数值的位置即可看出这个reg的作用,我这里是always Enable配置:

没有勾选Primitives output Register的情况,

在这里插入图片描述
当我们给了ADDR后,1个时钟周期后,RAM存储块能够读出数值。

勾选Primitives output Register的情况,

在这里插入图片描述

当我们给了ADDR后,2个时钟时钟周期后,RAM存储块读出数值。

总结

现象:有没有勾选 Primitives output Register区别在于给了addr后,多少个时钟出来数据。
作用:可以优化对应时序

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值