CMOS缓冲器

参考文献：应用于GPS接收机频率综合器分频器的设计——上海交通大学硕士论文——朱凯.
在电路中经常要添加缓冲器，时钟信号波形不良的情况下，利用缓冲器减小系统延时。

电路原理

在该结构中，按照正常反相器的配置，调节nmos和pmos的尺寸，使得其导通电阻近似相等。，而且电阻连接在栅漏之间，NMOS和PMOS相当于MOS-Diode结构，反馈电阻则将输入输出的电平稳定在VDD / 2左右，如果电源电压足够 ，则MP和MN工作在饱和区否则，工作在亚阈值区。
隔直电容首先将输入信号的直流电平滤除，只保留其交流信号，这样，数字的CMOS 反相器就可看作是两个同时运行的共源放大器(common source amplifier)。若是简单地将输入信号看作小信号，则其增益近似为：
$A_V=（g_{mp}+g_{mn}\ast (R_1//r_{op}//r_{on})）$
其中$g_{mp}$ 和$g_{mn}$分别是MP 和MN 管的跨导，而$r_{on}$和$r_{op}$分别是MP 和MN 的小信号输出电阻。
即使MOS管工作在亚阈值区，也会有增益，正常情况下，其值很容易达到10 倍以上。因此，对于一下两种情况的输入信号。另外此缓冲电路有明显优势
1.输入时钟信号延时较大（时钟边沿较大），由于缓冲器的放大作用，会加速输出变化，而普通反相器必须要等时钟信号上升或下键到一定幅值时，输出才会响应。
2.输入时钟信号幅值较小：对于普通反相器而言，输入信号幅值较小，无法导通NMOS管，输出一直高；而加了RC的反相器，由于NMOS和PMOS的放大作用，即使输入信号幅值较小，也可以通过此类反相器放大，传输给后一级的CMOS反相器。

由于电阻反馈的存在，单级的反相器缓冲，其输出幅值较小，为了使输出信号的特性能够更加接近反相器，往往随后再接一个普通CMOS 反相器，以进一步实现缓冲的功能。
至此已经对这种缓冲器有了一定的理解，但还是不太清晰有以下几个疑问
1.针对已知频率的输入信号，电阻电容的大小如何选取？
2.能否通过仿真验证以上分析？

电路仿真

同时仿真带有电容电阻的缓冲器和不带电容电阻的缓冲器。

1.首先验证输入信号幅值较小：
电源电压0.6V，时钟信号300mv，MOS管的开启电压约为450mV
时钟信号5G，时钟边沿软件自动设置，视为理想时钟。RC的取值方法后文介绍
同时观察输出信号：

IN1是时钟信号，OUT1是不加RC的缓冲器输出，OUT2是加RC的缓冲器输出。
如图所示：普通两级反相器构成的缓冲器，无法正常工作，输出一直为低电平。而改进的缓冲器能够正常工作。验证了输入信号幅值较小时改进缓冲器的作用。

2.再验证输入信号时钟边沿较大：
电源电压0.6V，时钟信号0.6v，MOS管的开启电压约为450mV
时钟信号100M，时钟上升下降沿1ns。RC的取值方法后文介绍
同时观察输出信号：

IN1是时钟信号，OUT1是不加RC的缓冲器输出，OUT2是加RC的缓冲器输出。
在时钟输入信号边沿较大情况下，改进后的缓冲期输出先响应。

3.RC取值问题：
研究RC取值问题，先回忆学过的一阶RC电路：

如图所示，输入端输入方波信号，输出端未锯齿波信号，如果方波信号的宽度>>RC电路的时间常数，则输出电压会在下一个边沿到达之前变成稳定状态下的电位。

电源电压0.6V，时钟信号0.6v，MOS管的开启电压约为450mV
时钟信号10M，时钟上升下降沿自动设置。R=35k，C=158f，时间常数约为5.065ns，脉冲宽度近似为时间常数的10倍，根据一阶RC理论，输出一定可以稳定。
同时观察输出信号：

如图所示：普通缓冲器正常工作，而改进后的缓冲器随着输入时钟变高后，电压慢慢变低。

由于时钟信号拉高，则IN22迅速拉高，进而导致TEM2拉低，但随后，IN22慢慢边低，TEM2慢慢变高。由于时钟脉冲宽度足够大，IN22和TEM2最终会变为稳定状态，近似300mV。此时后一级反相器中NMOS和PMOS均在亚阈值，输出电压会下降。

总结：RC的取值应根据时钟信号的频率，保证RC时间常数远大于时钟脉冲宽度，才能是输出不失真。