数电技术基础大恶补06：组合逻辑电路

数电技术基础大恶补06：组合逻辑电路

1.什么是组合逻辑电路？

任意时刻输出仅仅取决于该时刻的输入，与电路原来的状态无关，这种电路就叫组合逻辑电路。通俗的说，输入变化，输出立即变化，电路没有记忆原件。

2.组合逻辑电路的分析方法

所谓分析就是找出电路的逻辑功能。
通常采用的分析方法是从电路的输人到输出逐级写出逻辑函数式，最后得到表示输出与输人关系的逻辑函数式。然后用公式化简法或卡诺图化简法将得到的函数式化简或变换,以使逻辑关系简单明了。为了使电路的逻辑功能更加直观，有时还可以将逻辑函数式转换为真值表的形式。
总结一下就是说，逐级写出逻辑函数式、化简、变换、真值表

3.组合逻辑的设计方法

	①逻辑抽象：用逻辑函数来描述因果关系
	②写出逻辑函数
	③选定器件类型
	④简化逻辑函数
	⑤化成逻辑式，电路连接图
	⑥设计验证

4.常用组合逻辑电路模块

编码：将输入的每个高、低电平信号编成一个对应的二进制代码 （最小项）

译码：将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码 ( 译码是编码的反操作)

4.1普通编码器

特点：任何时刻只有一个编码信号

4.2 优先编码器

特点：可以同时有两个以上的编码信号，但只对优先级做高的进行编码。
具有选通端、扩展端

4.3 译码器

有些译码芯片有附加的控制端，具有选通的作用。
使用译码器也可以设计组合逻辑电路
（如：三位译码器有3变量的全部最小项，因而可以构成组合电路）

4.4 数据选择器

特点：从一组数据中选出某一个来。

图位二选一数据选择器，其逻辑表达式为：

                      Y = SEL·A + SEL'·B

具有n位地址输入的数据选择器,可产生任何形式的输入变量不大于n+1的组合函数，以此利用数据选择器也可以组成组合逻辑电路。

4.5 一位加法器

半加器：无进位

全加器：有进位

4.6 多位加法器

串行进位加法器

优点：简单
缺点：速度慢（一位一位的加、进位）

超前进位加法器

原理：加到第i位的进位输入信号是两个加数第i位以前各位(0 ~ i-1)的函数,可在相加前由A,B两数确定

优点：快，每一位的和及最后的进位基本同时产生

缺点：电路复杂

4.7 数值比较器

一位数值比较器

多位数值比较器

原理：从高位比起，只有高位相等，才比较下一位。

5.组合逻辑中的竞争-冒险现象

竞争： 两个输入信号同时向相反逻辑电平跳变。通俗的说，就是两个输入，一个从1变0，同时另一个从0变1。

竞争-冒险：由于竞争在电路输出端可能产生尖峰脉冲的现象。

注意：有竞争不一定产生尖峰脉冲，只有在存在不同步的跳变时，某输入先跳变而另一输入还未跳变时产生尖峰脉冲。

判断准则：只要输出端的逻辑函数在一定条件下能简化成Y=A+A’或Y=A·A’则可判定存在竞争-冒险现象。

6.消除竞争冒险的方法

①滤波电容：因为尖峰脉冲很窄，用很小的电容就能削弱尖峰到Vth一下,但由于电容会增加电压波形的上升时间和下降时间，会破坏原有波形。

②引入选通脉冲:利用选通脉冲，在电路达到稳定后，P的高电平期间的输出信号不会出现尖峰。（就是再加一个区别信号来防止尖峰出现）

③修改逻辑设计：防止Y=A+A’或Y=A·A’的出现（并不是万能的，办法有限，但效果很好）