AXI总线带宽测试

代码1

void hp_test(volatile int* a1,volatile int* b){
#pragma HLS INTERFACE m_axi port=a1 offset=slave bundle=IN1
#pragma HLS INTERFACE m_axi port=b offset=slave bundle=OUT
#pragma HLS INTERFACE s_axilite port=return bundle=CTRL
	int buff[10000];
	int i;
	loop1:for(i=0;i<10000;i+=4){
		buff[i]=*(a1+i);
		buff[i+1]=*(a1+i+1);
		buff[i+2]=*(a1+i+2);
		buff[i+3]=*(a1+i+3);
	}

	loop2:for(i=0;i<10000;i++)
		*(b+i)=buff[i];
}

代码2
在这里插入图片描述
代码2有两种连接方式,四个IN接口只和一个AXI HP口相连、四个IN接口分别和四个AXI HP接口相连。

最终实验结果如下:
代码1:1个AXI接口 用时1378us
代码2:4个AXI接口1个AXI HP接口 用时619us
代码2:4个AXI接口4个AXI HP接口 用时511us
可见即使多个AXI接口连接1个HP接口,也能起到增大带宽的作用,而多个AXI HP接口则能达到更大的带宽。

  • 1
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA硅农

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值