基于FPGA VHDL 的 FSK调制与解调设计(附源码)

基于FPGA VHDL 的 FSK调制与解调设计(附源码)

今天给各位大侠带来基于FPGA VHDL 的 FSK调制与解调,源码各位大侠可以在“FPGA技术江湖”知识星球内获取。

以后机会多多,慢慢分享一些项目开发以及深造学习方面的内容,欢迎各位大侠一起切磋交流,华山论剑,不论成败,取其精华,去其糟粕,共同进步。话不多说,上货。

 

一、VHDL语言

VHDL诞生于1982年。在1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。而Verilog HDL是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。

1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功,从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司,使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准,即IEEE Standard 1364-1995。VHDL的逻辑综合就较之Verilog HDL要出色一些,强调于组合逻辑的综合。

 

二、FSK

频移键控(Frequency Shift Keying.FSK)是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率,具有抗噪声性能好、传输距离远、误码率低等优点。在中低速数据传输中,特别是在衰落信道和频带较宽的信道中传输数据时,有着广泛的应用。

 

三、实现

 

1.FSK调制VHDL主要程序

 

2.FSK解调VHDL主要程序

 

四、仿真

 

1.FSK调制VHDL程序仿真图

a. 载波f1、f2分别是通过对clk的12分频和2分频得到的。

b. 基带码长为载波f1的2个周期,为载波f2的6个周期。

c. 输出的调制信号y在时间上滞后于载波信号一个clk,滞后于系统时钟2个clk。

 

2.FSK解调VHDL程序仿真图

a. 在q=11时,m清零。

b. 在q=10时,根据m的大小,进行对输出基带信号y的电平的判决。

c. 在q为其它值时,计数器m计下xx(寄存x信号)的脉冲数。

d. 输出信号y滞后输入信号x 10个clk。

本次分享到此结束,各位大侠,有缘再见,告辞。

 

【QQ交流群】

群号:173560979,进群暗语:FPGA技术江湖粉丝。

多年的FPGA企业开发经验,各种通俗易懂的学习资料以及学习方法,浓厚的交流学习氛围,QQ群目前已有1000多名志同道合的小伙伴,无广告纯净模式,给技术交流一片净土,从初学小白到行业精英业界大佬等,从军工领域到民用企业等,从通信、图像处理到人工智能等各个方向应有尽有。

 

【微信交流群】

现微信交流群已建立08群,人数已达数千人,欢迎关注“FPGA技术江湖”微信公众号,可获取进群方式。

后续会持续更新,带来Vivado、 ISE、Quartus II 、candence等安装相关设计教程,学习资源、项目资源、好文推荐等,希望大侠持续关注。

江湖偌大,继续闯荡,愿大侠一切安好,有缘再见!

已标记关键词 清除标记
实付 49.90元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值