• 博客(121)
  • 收藏
  • 关注

原创 资料汇总更新|FPGA软件安装包、书籍、源码、技术文档…(2021.01.04更新)

今天给大侠带来资料汇总,这是一篇汇总篇,汇总的内容就是,“FPGA技术江湖”公众号从2020年年初开始更新至今(2021.01.04),所有自动回复能获取的软件安装包、书籍、技术文档等,本次更新添加了之前软件安装包的其他不少版本以及不少学习资料。话不多说,上货。其他自动回复获取不了的电子版资料基本都在论坛,可以自行去论坛下载。论坛网址:www.sxznfpga.com说在前面,看着各位大侠在公众号内的回复私信,一顿猛虎操作,然后啥也没有,汇总之前提醒一下,公...

2021-01-05 22:55:48 1141 4

原创 Vivado与matlab系统开发设计 system generator(1)入门与安装

Vivado与matlab系统开发设计 system generator(1)入门与安装今天由“82年的程序媛”本媛给大侠带来FPGA设计 vivado 与 matlab系统开发设计之 System generator 入门与安装,后续本媛还会继续更新产品项目开发心得,学习心得等,欢迎大家持续关注,话不多说,上货。System generator 是一款 xilinx 公司的 DSP设计工具,其借助MATLAB中的 simulink 开发环境完成 FPGA 的设计,是一种基于模型设计的方法。Sy

2021-01-29 00:17:31 328 1

原创 FPGA设计中,RAM的两种实现方法对比

FPGA设计中,RAM的两种实现方法对比今天给大侠带来FPGA设计中的RAM的两种实现方法,话不多说,上货。RAM是用来在程序运行中存放随机变量的数据空间,使用时可以利用QuartusII的LPM功能实现RAM的定制。软件环境:QuartusII 11.0操作系统:win7实现方法一利用LPM_RAM:1、首先准备好存储器初始化文件,即.mif文件。如何生成mif文件?如下:mif文件就是存储器初始化文件,即memory initialization file..

2021-01-29 00:08:14 190 1

原创 如何操作SDRAM的自刷新命令而不影响正常读写操作?

如何操作SDRAM的自刷新命令而不影响正常读写操作?今天和大侠简单聊一聊如何操作SDRAM的自刷新命令而不影响正常读写操作,话不多说,上货。在做SDRAM设计中,大家都有所了解,SDRAM从开始工作,一直伴随着64ms刷新一遍的最基本规定(假设该SDRAM有4096行,那么必须大约15us的时间就要发出一次自刷新命令),这是为了保持SDRAM内数据能够在上电以后一直保持的原因,具体原因就不多解释了,我们还是以实际操作为主。正常情况下,我们要不断地对SDRAM进行读或者写操作,这样才能实现f...

2021-01-28 23:54:31 91

原创 简谈卷积—幽默笑话谈卷积

简谈卷积—幽默笑话谈卷积今天和大侠简单聊一聊卷积,话不多说,上货。关于卷积,之前在大学时候学信号与系统的时候就感觉理解的不是很深刻,我于是心想一定要把卷积完全搞明白。经过一段时间的思考之后,有一些很有趣的体会和大家分享。据说卷积这种运算式物理学家发明的,在实际中用得不亦乐乎,而数学家却一直没有把运算的意义彻底搞明白。仔细品一下,还是有那么点滋味的。下面先看一下剑桥大学的教科书对卷积的定义:我们都知道这个公式,但是它有什么物理意义呢,平时我们用卷积做过很多事情,信号处理时,输出函数是输入函

2021-01-28 23:46:14 364 3

原创 FPGA设计中 有符号数、无符号数

FPGA设计中 有符号数、无符号数今天给大侠聊一聊FPGA设计中有符号数以及无符号数,话不多说,上货。在设计中,所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算,对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作,无符号数直接采用“*”运算符,有符号数运算可通过定义输出为 signed 来处理。通过“*”运算符完成有符号数的乘法运算。上述程序在 ISE 中的综合结果如下图所示,从其 RTL 结构图可以看到乘法器标注为“signed” ,为有符号数乘法器。仿

2021-01-28 23:36:01 86

原创 简谈FPGA设计中系统运行频率计算方法与组合逻辑的层级

简谈FPGA设计中系统运行频率计算方法与组合逻辑的层级今天和大侠简单聊一聊FPGA设计中系统运行频率计算方法与组合逻辑的层级,话不多说,上货。我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题。对于前一个问题,我们可能还能先以一个比较大的芯片实现原型,待原型完成再选用大小合适的芯片实现。对于后者,我们需要一个比较精确的预估,我们的设计能跑50M,100M 还是133M?首先让我们先来看看Fmax 是如何计算出来的。图(1)是一个通用的模型用来计算FPGA的。我们可以看

2021-01-28 23:32:13 87 1

原创 简谈FPGA实现高斯滤波

简谈FPGA实现高斯滤波今天和大侠简单聊一聊FPGA实现高斯滤波,话不多说,上货。1、高斯滤波器的实现方式方法1:与高斯核直接进行卷积实现,这样使用的资源和乘法器 加法器都会很多。例如3*3窗口的滤波核进行卷积运算,一共需要进行9次乘法和8次加法。方法2:采用两个一维的高斯滤波进行两次滤波,即先对行进行一维滤波,然后再对列进行一维滤波,这样计算简单,降低了复杂度。比较两种方法,采用第二种实现方法。2、行列分离计算方法采用下图的计算方法,其中对边界的处理填0处理。..

2021-01-28 23:24:28 74

原创 FPGA verilog HDL实现中值滤波

FPGA verilog HDL实现中值滤波今天给大侠简单带来FPGA verilog HDL实现中值滤波,话不多说,上货。一、实现步骤: 1、查看了中值滤波实现相关的网站和paper; 2、按照某篇paper的设计思想进行编程实现; 3、对各个模块进行语法检查、波形仿真、时序设计、调试验证; 4、与matlab的中值滤波结果进行比较。 二、实现过程:1、查看了中值滤波实现相关的网站和paper;在网上看了很多中值滤波的设计,也有一些...

2021-01-28 23:19:07 133

原创 简谈基于fpga设计9/7小波变换原理

简谈基于fpga设计9/7小波变换原理9/7小波变换包括行变换,列变换。其中行变换包括第一步行变换,第一步行更新,第二步行变换,第二步行更新。 列变换包括第一步列变换,第一步列更新,第二步列变换,第二步列更新。其中第二步行更新后要进行列变换,在这里要进行串行转并行。最后交织部分是把低频信息放在一起,高频信息放在一起。【QQ交流群】群号:173560979,进群暗语:FPGA技术江湖粉丝。多年的FPGA企业开发经验,各种通俗易懂的学习资料以及学习方法,浓厚的交流学习氛.

2021-01-28 23:03:56 96

原创 FPGA产生基于LFSR的伪随机数

FPGA产生基于LFSR的伪随机数上一篇《基于FPGA 的CRC校验码生成器》文中,提到了“要实现这一过程,仍然需要LFSR电路,在这补一篇《FPGA产生基于LFSR的伪随机数》,欢迎大家交流学习。话不多说,上货。1、概念通过一定的算法对事先选定的随机种子(seed)做一定的运算可以得到一组人工生成的周期序列,在这组序列中以相同的概率选取其中一个数字,该数字称作伪随机数,由于所选数字并不具有完全的随机性,但是从实用的角度而言,其随机程度已足够了。这里的“伪”的含义是,由于该随机数是按照.

2021-01-28 22:35:51 131

原创 基于FPGA 的CRC校验码生成器

基于FPGA 的CRC校验码生成器今天给大侠带来基于FPGA的CRC校验码生成器,话不多说,上货。1、概述CRC即Cyclic Redundancy Check,循环冗余校验,是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。2、CRC校验的基本原理CRC码是由两部分组成的,前部分是信息码,就是需要校验的信息,后部分是校验码,如果CRC码长共n bit,信息码长k bit,就称为(n,k)码,剩余的r bit即为校验位。如:(7,3)码:110 ..

2021-01-28 22:31:11 471

原创 简谈FPGA三大厂商工具绑定外部编辑器

简谈FPGA三大厂商工具绑定外部编辑器今天和大侠简单聊一聊FPGA三大厂商工具绑定外部编辑器,话不多说,上货。大家好,又到了每日学习的时间了,今天我们来聊一聊FPGA三大厂商工具绑定外部编辑器,介绍FPGA三大厂商软件绑定外部编辑器notepad++和sublime text3的方法。开发FPGA的都知道各公司软件中自带的文本编辑器都不怎么好用,所以通常需要绑定外部文本编辑器来编辑verilog等设计文件。之前用过Xilinx、Altera和Lattice公司的FPGA,这里将它们绑定外部文本编

2021-01-28 22:20:53 365 3

原创 基于 FPGA 的目标跟踪电磁炮系统

基于 FPGA 的目标跟踪电磁炮系统项目来源:2019年第三届全国大学生FPGA创新设计竞赛第一部分 设计概论1.1设计目的视觉目标跟踪是计算机视觉中的一个重要,有着广泛的应用,如:视频监控、人机交互,无人驾驶等。电磁炮是利用电磁发射技术制成的一种先进 动能杀伤武器。与电磁炮与其他火炮相比具有:弹丸初速高、炮口动能大、射击无声响、射速高、后勤供应简单、安全可靠等一系列优点。本装置通过 USB 摄像头获取视频流,借助 FPGA 的高速处理能力通过帧差法框定物体,对框中心点的运动..

2021-01-28 22:07:30 595 3

原创 基于FPGA的类脑计算平台 —PYNQ 集群的无监督图像识别类脑计算系统

基于FPGA的类脑计算平台 —PYNQ 集群的无监督图像识别类脑计算系统硬件平台第一部分 设计概述基金项目:国家自然科学基金“基于工作负载表征的类脑体系结构基准测试模型与自动映射方法研究”(61972180);数学工程与先进计算国家重点实验室开放基金(2017A08、2018A04)。1.1 设计目的 通过基于 SNN 的类脑计算方式更好地解决无监督的图像识别问题 通过软硬件协同的方式更好地探索大规模、低功耗类脑系统的设计空间 ...

2021-01-28 21:57:09 394 2

原创 基于FPGA的驾车辅助系统设计

基于FPGA的驾车辅助系统设计项目来源:2019年第三届全国大学生FPGA创新设计竞赛第一部分 设计概述1.1设计目的随着车辆的普及,出行安全已经成为人们热切关注的话题,每年因为不当的驾驶行为而造成的交通事故日益增加,在科学技术迅速发展的大环境下,科学保障人们的生命安全已经成为必不可少的社会要点。据统计,2001年中国交通事故死亡人数为10万人,而同年美国的数字为4万人,日本为1万人。据全球各交通和警察部门的统计,2003年全世界交通事故死亡人数为50万人。其中,中国交通事故死亡..

2021-01-28 21:36:03 705 4

转载 英特尔:准备好放弃芯片制造了吗?

英特尔:准备好放弃芯片制造了吗?英特尔公司新任首席执行官的工作会有多难?该公司最大的竞争对手提供了一些重要线索。格尔辛格(Pat Gelsinger)要到2月中旬才出任英特尔首席执行官一职,但该公司定于周四下午公布的第四财季业绩可能至少会就他最初的工作路线给出强烈信号。英特尔已承诺将利用这次机会向投资者通报其持续存在的制造问题的最新情况。英特尔还曾表示,通过此次财报发布,将表明公司是否打算坚持长期以来作为自己所设计芯片的唯一生产商的做法,还是会开始将一些未来所设计产品的生产外包出去,很可能外包给台湾

2021-01-28 20:36:06 114

转载 资料下载 | 2020年中国FPGA芯片行业研究报告

各位大侠好,今天给大侠带来《2020年中国FPGA芯片行业研究报告》,希望对各位大侠学习以及对行业的认知起参考作用,资料下载可以点击左下角阅读原文跳转叁芯智能科技技术论坛(www.sxznfpga.com)下载。END后续会持续更新,带来Vivado、 ISE、Quartus II 、candence等安装...

2021-01-24 05:19:07 221

转载 FPGA异构计算架构对比分析

AI芯片主要分为CPU 、GPU、FPGA以及ASIC。其中以CPU、GPU、FPGA、ASIC的顺序,通用性逐渐减低,但运算效率逐步提高。FPGA,即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件癿基础上进一步发展的产物。图片来源:方正证券为解决能耗限制,无法使处理器核心同时运作,及性能提升有限的问题,业界提出的另一个方案就是采用“定制计算”,也就是为特定的工作场景和负载优化硬件设计。FPGA(“现场可编程逻辑阵列”)应运而生。图片来...

2021-01-23 12:14:53 76

转载 回顾 | Intel 发布的全球最高容量FPGA

在此前英特尔举办FPGA技术日上,英特尔宣布扩充了其Stratix 10系列产品,推出了Stratix 10 GX 10M FPGA。据英特尔网络和自定义逻辑事业部副总裁兼FPGA 和电源产品营销总经理Patrick Dorsey介绍,新产品是全球最高容量的FPGA,拥有1020万个逻辑单元,433亿个晶体管,现已量产。EMIB技术成就最高容量FPGA的实现众所周知,英特尔Stratix 10 GX 系列FPGA是专为满足高吞吐量系统的高性能要求而设计,该系列也是Stratix...

2021-01-23 12:13:28 81

转载 独立FPGA市场的“黑马”

最近,高端FPGA提供商Achronix通过SPAC上市。值得一提的是,在AMD收购Xilinx之后,他们成为当前全球唯一一家在前沿工艺节点上提供产品的独立FPGA公司。这使他们处于独特的位置,可以通过提供差异化的产品和服务来利用它们。据了解,他们已经将自己的FPGA调整为成为下一代数据中心核心的DPU。竞争对手Xillinx和Altera由于拥有x86所有权而被限制在有限的范围内,并在此过渡中扮演次要角色。Achronix的产品有助于实现超大规模产品对下一代数据中心...

2021-01-23 12:11:54 44

转载 这一年,半导体行业风云变幻

​2020年,半导体行业可以说是风云变幻的一年。在新冠肺炎疫情的冲击下,市场先抑后扬,从一度悲观预测的负增长,转为5.1%的正增长。资本领域更是提速换挡,美国费城半导体指数从2020年年初的1800点到年底的2800点,涨幅超过1000点。中国半导体产业发展同样精彩,全年增长率保持在两位数以上,在部分关键领域取得实质性突破。先抑后扬,年终骤现“缺芯”潮半导体产业表现一向与全球经济“正相关”,即全球经济增长,半导体市场也同步增长,如果全球经济萎缩,也会在半导体市场上表现出来。...

2021-01-23 12:07:08 115

转载 苏州迅芯微电子 招聘FPGA开发工程师

今天给各位大侠带来优质企业的招聘资源,有需要的可以往下瞧一瞧看一看,感觉符合自己的,可以试一试,自行投递简历。公司简介苏州迅芯微电子有限公司成立于2013年,座落于江苏苏州工业园区,专业从事集成电路及软硬件系统的设计、研发、销售并提供技术咨询及技术服务。是一家专注于高端数据转换芯片(ADC/DAC)的IC设计公司,是国内少数能够提供GSps以上采样率ADC/DAC产品的公司,致力于超高速ADC/DAC的国产化,为用户提供高性价比的芯片定制方案和全方位的系统服务。公司研发团队核..

2021-01-23 12:04:20 102

转载 集成电路封测行业科普

文章大纲 集成电路封测行业综述 •产业链分析 •行业市场规模 封测行业政策分析 封测行业发展趋势 •先进封测技术将主导集成电路封测市场 •晶圆制程厂商与模组厂商向封测厂商渗透 封测行业投资逻辑 •集成电路国产化持续推进 •国家级资金大力扶持中国封测行业 封测行业财务数据分析 封测行业竞争格局分析 集成电路中国集成电路封测行业综述定义封测为集成电路制造的后道工序,分为封装与测试两个环节,...

2021-01-23 12:01:26 454

转载 5nm芯片集体“翻车”,先进制程的尴尬

先进制程的性价比下降了吗?从2020年下半年开始,各家手机芯片厂商就开始了激烈的5nm芯片角逐,苹果、华为、高通、三星相继推出旗舰级5nm移动处理器,并宣称无论是在性能上还是在功耗上都有着优秀的表现。不过从这几款5nm芯片的实际表现来看,一些用户并不买账,认为5nm手机芯片表现并没有达到预期,5nm芯片似乎遭遇了一场集体“翻车”。一、5nm芯片集体“翻车”,从7nm到5nm的尴尬最早商用的5nm芯片是去年10月份iPhone12系列手机搭载的A14仿生芯片,这款芯片晶体...

2021-01-23 11:59:00 94

原创 荐读:FPGA设计经验之图像处理

荐读:FPGA设计经验之图像处理今天和大侠简单聊一聊基于FPGA的图像处理,之前也和各位大侠聊过相关的图像处理,这里面也超链接了几篇,具体如下:图像边缘检测算法体验步骤(Photoshop,Matlab)算法系列:基于 FPGA 的图像边缘检测系统设计(sobel算法)FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真需要的可以参考一下,欢迎一起交流学习。话不多说,上货。使用FPGA做图像处理优势最关键的就是:FPGA能进行实时流水线运算,能达到最高的实时性。因此在一些

2021-01-21 05:54:35 159

原创 算法系列:基于 FPGA 的图像边缘检测系统设计(sobel算法)

算法系列:基于 FPGA 的图像边缘检测系统设计(sobel算法)今天给大侠带来基于 FPGA 的图像边缘检测设计,话不多说,上货。设计流程如下:mif文件的制作→ 调用ip核生成rom以及仿真注意问题→ 灰度处理→ 均值滤波:重点是3*3 像素阵列的生成→ sobel边缘检测→ 图片的显示→ 结果展示 。一、mif文件的制作受资源限制,将图片像素定为 160 * 120,将图片数据制成 mif 文件,对 rom ip 核进行初始化。mif文件的制作方法网上有好多办法,因此就不再叙.

2021-01-21 05:40:38 301

原创 FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真

FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真今天给大侠带来FPGA设计中用Verilog HDL实现基本的图像滤波处理仿真,话不多说,上货。1、用matlab代码,准备好把图片转化成Vivado Simulator识别的格式,即每行一个数据:源码:img=imread('E:\matlab\Images\2016-09-05-211710.jpg');ifsize(img,3)==3img=rgb2gray(img);endheigh...

2021-01-21 05:24:06 127

原创 基于FPGA VHDL 的 ASK调制与解调设计(附源码)

基于FPGA VHDL 的 ASK调制与解调设计(附源码)今日给各位大侠带来基于FPGA VHDL 的 ASK调制与解调,附源码,源码各位大侠可以在“FPGA技术江湖”知识星球内获取。以后机会多多,慢慢分享一些项目开发以及深造学习方面的内容,欢迎各位大侠一起切磋交流,华山论剑,不论成败,取其精华,去其糟粕,共同进步。话不多说,上货。一、ASK在通信原理中把通信信号按调制方式可分为调频、调相和调幅三种。数字传输的常用调制方式主要分为:正交振幅调制(QAM):调制效率高,要求传送途径的.

2021-01-21 05:17:50 116

原创 基于FPGA VHDL 的 FSK调制与解调设计(附源码)

基于FPGA VHDL 的 FSK调制与解调设计(附源码)今天给各位大侠带来基于FPGA VHDL 的 FSK调制与解调,源码各位大侠可以在“FPGA技术江湖”知识星球内获取。以后机会多多,慢慢分享一些项目开发以及深造学习方面的内容,欢迎各位大侠一起切磋交流,华山论剑,不论成败,取其精华,去其糟粕,共同进步。话不多说,上货。一、VHDL语言VHDL诞生于1982年。在1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE-107.

2021-01-21 05:12:24 118

原创 简谈FPGA研发设计相关规范(企业中初入职场很实用)

简谈FPGA研发设计相关规范(企业中初入职场很实用)今天和大侠聊一聊FPGA研发设计相关规范,养成良好的个人习惯,代码设计风格等,都有助于日后发展。有哪些设计规范,从文档到工程建立等,聊一聊也许你会学到很多东西,少走很多弯路哦。话不多说,上货。在团队项目开发中,为了使开发的高效性、一致性、正确性,团队应当要有一个规范的设计流程。按照规范来完成项目的设计开发工作,归类清晰明了的工程文件夹级别;项目应拥有良好风格和完整的文档,如设计思路与调试记录及器件选型等;代码书写高效,即统一的书写规范,文件头包含的

2021-01-21 05:06:09 104

原创 FPGA工程师用了都喜欢的编辑神器—Vs Code

FPGA工程师用了都喜欢的编辑神器—Vs Code大侠好,今天是“宁夏李治廷”本人头一次和各位见面,先给各位推荐一个经本人长期使用感觉还不错,周边反响也不错的编译器。以后机会多多,慢慢分享一些项目开发以及深造学习方面的内容,欢迎各位大侠一起切磋交流,华山论剑,不论成败,取其精华,去其糟粕,共同进步。话不多说,上货。Visual Studio Code 可以从应用商店直接获取,这里,为了给大侠行个方便,也提供了安装包网盘链接。如何获取安装包网盘链接,请在“FPGA技术江湖”内回复“Vs Code”

2021-01-21 04:55:36 164

原创 FPGA 高级设计:时序分析和收敛

FPGA 高级设计:时序分析和收敛今天给大侠带来FPGA 高级设计:时序分析和收敛,话不多说,上货。这里超链接一篇之前的STA的文章,仅供各位大侠参考。FPGA技术江湖:FPGA STA(静态时序分析)什么是静态时序分析?静态时序分析就是Static Timing Analysis,简称 STA。它可以简单的定义为:设计者提出一些特定的时序要求(或者说是添加特定的时序约束),套用特定的时序模型,针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。下面举一个最简单

2021-01-21 04:50:20 112

原创 FPGA设计的三大黄金法则

FPGA设计的三大黄金法则今天给大侠简单带来FPGA设计中的三大黄金法则,话不多说,上货。FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念,内部包括 可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件,与传统逻辑电路和门阵列(如PAL,GAL及CPLD器件)相比,FPGA具有不同的结构。FPGA利

2021-01-21 04:39:52 100

原创 FPGA STA(静态时序分析)

FPGA STA(静态时序分析)今天给大侠带来FPGA STA(静态时序分析),话不多说,上货。一、概述1.1 概述在快速系统中FPGA时序约束不止包含内部时钟约束,还应包含完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此。FPGA时序约束中IO口时序约束也是一个重点。仅仅有约束正确才能在快速情况下保证FPGA和外部器件通信正确。1.2 FPGA总体概念因为IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个总体分析,当中...

2021-01-21 04:35:16 174

原创 简谈FPGA的片内资源

简谈FPGA的片内资源今天和大侠简单聊一聊FPGA的片内资源,话不多说,上货。主流的FPGA仍是基于查找表技术的,已经远远超出了先前版本的基本性能,并且整合了常用功能(如RAM、DCM和DSP)的硬核(ASIC型)模块。如图所示,FPGA芯片主要由7部分组成,分别为:可编程输入输出单元(IOB)、基本可编程逻辑单元(CLB)、完整的时钟管理(DCM)、嵌入式块RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。1、可编程输入输出单元(IOB)为了便于管理和适应多种电气标准.

2021-01-21 04:16:39 148

原创 FPGA Verilog-1995 VS Verilog-2001

FPGA Verilog-1995 VS Verilog-2001今天给大侠带来FPGA Verilog 1995-VS Verilog-2001,话不多说,上货。2001年3月IEEE正式批准了Verilog‐2001标准(IEEE1364‐2001),与Verilog‐1995相比主要有以下提高。1、模块声明的扩展(1).Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中,例子如下:(2).Verilog‐2001中增加了ANSIC风格的输入输...

2021-01-21 04:11:07 85

原创 FPGA 之 SOPC 系列 汇总篇

FPGA 之 SOPC 系列 汇总篇FPGA 之 SOPC 系列已经连载了九篇,该系列目前更新完毕,现给各位大侠整理一下第一篇至第九篇的汇总篇,以方便参考学习。第一篇:概述、SOPC技术、NIOS II 软核处理器本篇幅介绍了SOPC技术及Altera可用于SOPC的FPGA,重点介绍了32位NIOS II软核处理器。电子设计自动化技术的发展历史是一个不断创新的过程,这种创新包括理论创新、技术创新和应用创新。每一种创新都能开拓出一个新的领域,带来新的市场,产生重大的影响。第一篇:概述、SOP

2021-01-21 03:55:21 121

原创 FPGA 之 SOPC 系列(九)SOPC 补充:altera与xilinx对比

FPGA 之 SOPC 系列(九)SOPC 补充:altera与xilinx对比今天给大侠带来今天带来FPGA 之 SOPC 系列第九篇,同时也是最后一篇,SOPC 补充:altera与xilinx对比,希望对各位大侠的学习有参考价值,话不多说,上货。本篇主要对altera和xilinx开发做了个总结,同时对SOPC做了简单的开发流程对比,可以帮助在掌握altera的SOPC开发的基础很快的学习xilinx的SOPC开发。以下为本篇的目录简介: 9.1 开发工具对比 9.2 开发

2021-01-21 03:48:01 65

原创 FPGA 之 SOPC 系列(八)程序固化

FPGA 之 SOPC 系列(八)程序固化今天给大侠带来今天带来FPGA 之 SOPC 系列第八篇,程序固化,希望对各位大侠的学习有参考价值,话不多说,上货。本篇主要讲解在完成软件与硬件开发之后,如果利用flash烧写工具对工程的固化,达到产品级自动配置。以下为本篇的目录简介: 8.1 IDE Flash Programmer介绍 8.2 用户程序引导 8.3 使用IDE Flash Programmer 编程 8.1 IDE Flash Programmer.

2021-01-21 03:44:04 71

空空如也

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人 TA的粉丝

提示
确定要删除当前文章?
取消 删除