2020-07-10

DFT技术背景

DFT(design for test)

随着集成度的不断提高,工艺日趋复杂。对于电路的测试提出新的思想————在设计一开始就考虑测试问题,在设计前段就解决棘手的测试问题,既可测性设计DFT。

典型的DFT包括扫描/边界扫描设计和内建自测试。

采用扫描/边界扫描结构,可通过少量的I/O进行测试施加和测试响应分析,突出问题是:扫描电路附加面积、扫描深度、测试时间和测试功耗,而且因抗随机图形故障导致测试图形很长。
另外伪随机测试中常用是固定故障模型,对于CMOS深亚微米技术中的缺陷,还需要延迟,桥接,恒定开路等故障模型。

基于扫描路径的测试和内建自测试面临的问题还有,测试时不断变化的位码使得测试功耗大大增加,既影响电路质量,又对电路的寿命有影响。

VLSI测试的研究的目的就是力图在预期的测试质量前提下,以尽可能低的成本对产品进行测试。

  1. 从技术角度讲:预期的测试质量就是理想的故障覆盖率、测试对器件的性能影响小。
  2. 尽可能低的成本就是测试数据量尽可能少,测试时间尽可能短,bist电路硬件面积尽可能小。

因此,理想的测试方法不仅是内建自测试设计面积小,故障覆盖率高,对原型设计的性能没有影响或者影响小,而且还应同时采取措施减小测试数据量、测试时间和测试功耗,这也是当前技术发展需要解决的关键性问题。

©️2020 CSDN 皮肤主题: 1024 设计师: 上身试试 返回首页
实付0元
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值