modesim仿真没有波形—Error: Failed to find design unit work.

最新推荐文章于 2024-11-20 18:52:20 发布
最新推荐文章于 2024-11-20 18:52:20 发布
阅读量5.8k 收藏 10
点赞数 7
分类专栏： 问题集 文章标签： 仿真器 verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40964256/article/details/105465533
版权
本文记录了一次使用Quartus与modesim进行联合仿真的经历，遇到的主要问题是modesim打开后无波形显示，通过检查TestBench文件名与Quartus设置的一致性及文件后缀名解决了问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

今天初次尝试Quartus与modesimd联仿就遇到了问题，
modesim成功打开后发现没有波形出现
在这里插入图片描述
查看下方Transcript有如下报错：
在这里插入图片描述
有木有发现这两个名字不一样，打开Library中的work如下：

这说明我的TestBench文件起名叫 bt.v ; 那tb是怎么回事呢 折腾一阵后发现Quartus设置BenchTest的地方:

Assignments ==> settings ==> EDA Tool Settings == > Simulation
在这里插入图片描述
原来这两者不一致了，点击 Test Benches
在这里插入图片描述
选中后修改为与文件名相同就行(修改文件名与此处相同也行，不过别忘了也要在这儿从新加载文件并在主界面分析-综合)，如此一来问题解决：
在这里插入图片描述
注意有时还可能是文件后缀名的问题！

FIFO.rar_modelsim 存储器_modelsim仿真_波形存储 VHDL
09-20
在这个项目中，我们关注的是如何使用VHDL（Very High Speed Integrated Circuit Hardware Description Language）语言来设计FIFO，并在ModelSim环境下进行仿真和波形观察。 首先，我们要理解FIFO的工作原理。FIFO是...
基于FPGA的串口接收设计：使用Verilog开发与ModelSim仿真.pdf
最新发布
03-21
基于FPGA的串口接收设计：使用Verilog开发与ModelSim仿真.pdf
运行modelsim时报错不能找到某文件：Error: (vlog-7) Failed to open design unit file “../../../../../../OV5640+VGA+D
m0_61193692的博客
11-20 267
运行modelsim时报错不能找到某文件：Error: (vlog-7) Failed to open design unit file "../../../../../../OV5640+VGA+DDR/VSCODE/OV5640_VGA_DDR_TB.V" in read mode.成功打开MODELSIM.删除上述的红色文件。
在Quartus中调用Modelesim时仿真出现“Error:Failed to find design unit work“可能的解决方法
bingkuoluo的博客
10-14 5030
在学习FPGA的过程中，我发现利用Modelsim仿真无法自动显示波形，出现了如下图报错： 经过分析发现是文件名出现的问题，故对症下药如下图： 需要注意的是画红圈部分的内容是需要保持一致的。 ...
quartus中与modelsim进行联合仿真出现错误error:(vopt-13130)failed to find design unit****
weixin_48564372的博客
04-24 8872
在使用modelsim进行仿真中经常出现一些未知的错误，有些错误可能只是一些简单的一个空格，一个字符就会让人摸不到头脑。就拿我自己举例子，经常会遇到如标题类似的错误如下图1 出现错误的原因百分之八十是名称的错误，就拿我这个例子来说，显示找不到这个模块，我当时还很困惑，首先就根据出现这个名字的几个地方去找 1.找编写的测试代码，文件刚开始的名称是否出错，如下图2所示 可以看出这个地方与仿真出错的地方名称不一致，我要编写的名称为tb_uart_sdram但是modelsim中提示的错误时找不到tb_uart_
modelsim10.4仿真错误Error: (vlog-7) Failed to open design unit file "XXXXX" in read mode解决办法
热门推荐
金家兴无
01-27 2万+
在使用modelsim10.4在进行功能仿真的时候，手动操作下来程序是能正确仿真的。但当我编写do文件来代替手动操作来进行仿真的时候，会出现Error: (vlog-7) Failed to open design unit file "D:/diamond" in read mode。 do文件编写如下： exit -sim vlib work vmap work work vlog...
使用ISE的modelsim进行后仿真时出现fail to find glbl in hiararchical name
qq_37960317的博客
05-22 3195
对于这个问题，尚不清楚是问什么，xilinx官网有个类似的问题，如下： 意思是说glbl在版本更新后，出现了变化，导致modelsim在仿真时出现错误。 而这个问题解决办法就是在project下添加glbl.v，而glbl.v文件就下ISE的安装路径下\14.7\ISE_DS\ISE\verilog\，拷贝到自己的工程下即可。在仿真时，需要对两个模块分别仿真，命令是vsim work.my_design work.glbl ，或者可以自建一个my.do文件,将该 vsim -voptrtgs="+acc
Modelsim仿真出现 No Design Loaded 无设计加载
H19981118的博客
02-28 7630
Modelsim仿真出现 No Design Loaded
quartus II波形仿真错误：Error: Waveform2.vwf.vt(30): near “,“: syntax error, unexpected ‘,‘ # ** Error 解决方法
树下等苹果的博客
12-26 1万+
一、问题 在使用quartus设计基于D触发器的4分频器时，进行波形图仿真时出现以下错误： Error: Waveform2.vwf.vt(30): near ",": syntax error, unexpected ',' # ** Error: D:/Quartus/modelsim_ase/win32aloem/vlog failed. # Executing ONERROR command at macro ./D4.do line 4 Error. 二、解决方法 在原理图设计中，我的输入
error: failed to create directory %{_buildrootdir}: /workspace/target/rpm/BUILDROOT: File exists
DDSHANG的专栏
05-06 1092
Docker 升級到2.2.0.5后，原來的項目編譯出現下面的問題， [error] error: failed to create directory %{_buildrootdir}: /workspace/target/rpm/BUILDROOT: File exists [error] Building target platforms: noarch-tis-Linux [error] ...
Modelsim Error(vsim-3033)：Instantiation of ‘fifo_generator_v13_2_3‘ failed. The design unit was not
read_book_con的博客
05-23 1724
vivado与modelsim联合仿真时无法顺利完成，出现报错 **Error(vsim-3033)**：../bd/system/ip/system_fifo_generator_0_0/sim/system_fifo_generator_0_0.v(291): Instantiation of 'fifo_generator_v13_2_3' failed.The design unit was not found.
使用do文件进行仿真时出现“failed tofind ‘glbl’in hierarchical name ‘/glbl/GSR‘“的解决办法
qq_40195195的博客
09-10 1677
使用do文件进行仿真时出现“failed tofind ‘glbl’in hierarchical name '/glbl/GSR'”的解决办法
用quartus和modelsim联合仿真时为什么看不到波形？
qq_43209593的博客
12-29 9156
大多数情况下，都是因为.vt文件也就是测试文件出错，而且很多时候是语法错误。但是很多人在遇到这个问题时，往往找不到去哪看语法错误。 因为modelsim默认不显示语法错误。很多时候，就是这样一些小问题，会大大延缓开发进度。比如现在这个问题，很多人会去view->message view这个选项，但是这个窗口并不显示语法错误。 真正有效的是view->transcript这个选项，选中后...
PangoDesign Suite2020.3联合Modelsim仿真
qq_27672829的博客
07-04 3289
主要介绍PDS联合Modelsim仿真步骤，并对有代表性的错误进行描述
Quatus联合modelsim仿真无法产生波形原因分析
Yuke的博客
10-03 1万+
Quatus ii联合modelsim仿真无法产生波形或波形一直为Hiz状态原因分析 最近用用modelsim仿真Quatus写的testbench，遇到了波形无法产生的问题，一直卡在这里很久都没找到原因，经过一番分析和各种乱试，终于找到原因了。  在设置编译的test bench的时候，一定要把顶层模块设置为xx_vlg_tst()，就是启动test bench template wri
纯SystemC设计吃进Questasim10.2c时遇到的问题
ohgaga的博客
11-06 1941
最近一周一直在忙活，算法理解、数据结构抽取、接口同步机制的定义，一直以为把纯SystemC设计导入Questasim10.2c没有什么问题。没想到上手一试，才发现好像没有我想的那么简单，两个编译运行环境都通了（GNU g++/makefile和Eclipse)，就差这个了，郁闷中…… 问题描述如下： 拿项目中的一个模块SystemC代码试验，所有的class都分为两个文件（.h和.cpp），除了
关于Vivado Simulator-ERROR: Cannot find design unit work. in library work located at xsim.dir /work
zpc0212的博客
09-09 3432
当在Vivado进行功能仿真时，经常会出现下方错误： 在谷歌之后发现解决办法并不是很好用。经过多次改正程序后发现，这个错误的主要原因是FPGA程序中有逻辑错误。 由于Vivado纠错能力较差，一般的语法错误会提示，但是逻辑错误一般不会提示，所以在进行仿真的时候会出现错误。 建议： 可以将Vivado与MODELSIM关联，然后应用MODELSIM进行逻辑纠错。...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值