8位并行输入串行输出的移位寄存器的Verilog描述

1 Verilog描述

module shift_p2s(
    input         clk,
    input [7:0]    din,
    input         load,
    output reg     q
);
    reg [7:0] tmp;
    
    always@(posedge clk)begin
        if(load == 1'b1)
            tmp <= din;
        else begin
            q <= tmp[7];
            tmp <= {tmp[6:0],1'b0};
        end
    end

endmodule

2 RTL视图

3 功能仿真

评论 2 您还未登录,请先 登录 后发表或查看评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
©️2022 CSDN 皮肤主题:大白 设计师:CSDN官方博客 返回首页

打赏作者

豌豆茶

你的鼓励将是我创作的最大动力

¥2 ¥4 ¥6 ¥10 ¥20
输入1-500的整数
余额支付 (余额:-- )
扫码支付
扫码支付:¥2
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值