- 博客(5)
- 收藏
- 关注
RSS订阅原创 高速接口----使用Aurora8b10b完成光口收发数据（2）
1 Aurora复位 从手册上可以得知，Aurora的IP的复位需要关注的信号有reset，gt_reset等，在不同模式下，IP和生成的复位信号是不一样的。模式信号全双工reset ： 系统复位gt_reset : 收发器复位单工模式tx_system_reset ：发送端口复位 rx_system_reset : 接收端口复位 在设计复位的时候，是需要遵守相关的时序才可以的。1.1 全双工模式下的复位1.1.1 reset复位时序 在全双工模式的复位下
2020-06-11 10:55:42
7971
17
原创 高速接口----使用Aurora8b10b完成光口收发数据（1）
Aurora 介绍 Xilinx的高速收发器是以QUAD为单位的，每一个Q里面有4个channel，每个channel都可以分配给特定的资源使用，比如在一个Q里，可以将4个channel全部分配给PCIe设备，配置成一个PCIe-X4的端设备，也可以将其中的某些通道分配给特定的资源，比如分配两个高速收发器给到光口，其中一个收发器给到PCIe，最后一个给到SSD控制都是可以的。分配到的高速收发器的数量越多呢，传输的效率也就越高。 Aurora8b10b 是 xilinx 自定义的一个高速接口协议，应用
2020-06-09 23:44:07
6209
5
原创 ZYNQ基础----通过AXI4接口从内存中读出数据
AXI接口读时序 在前面的博客中，介绍了AXI接口的基础的一些概念。但是并没有具体实现的例子，今天就通过一个AXI4接口的读时序，来完成从内存中读出数据的这么一个操作。AXI4接口的读时序如下图所示，首先给出读取的内存地址，然后将数据从内存中读出。创建AXI4 IP 在Vivado软件中自定义一个AXI4接口的IP。 设置接口模式为主机模式，接口类型为AXI4类型，这里接口类型还有AXI_LITE和AXI_Stream类型。 进入到IP编辑界面可以看到该IP的文件结构如下，若要对IP
2020-06-04 11:11:05
2636
1
原创 ZYNQ基础----通过AXI4接口向内存中写入数据
AXI4 写相关通道 在前面的AXI接口部分介绍了有关AXI接口的通道和时序。在这一篇博客实现一个AXI4的接口，用来向内存中写入数据。在写地址通道，主要进行传输 AXI 的 master 向 slave 中写入数据时的地址。在写数据通道，主要进行传输 AXI 的 master 向 slave 中写入的数据。在写响应通道，主要进行传输 AXI 的 master 向 slave 中写入数据时的响应。 下图是AXI接口的相关通道的连接方式。 AXI接口写时序时序设计 下面是我设计
2020-06-03 14:01:19
2577
6
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人