- 博客(2)
- 收藏
- 关注
原创 FPGA-System Generator生成FIR插值滤波器
一、需求背景 需要对不同速率的基带信号进行插值后输出到射频。时钟分频 x2、x4、x8、x16 识别控制指令切换插值倍数。二、软件版本vivado 2015.4matlab 2014b三、硬件平台三、搭建链路仿真1、## 1 启动system generator2、## 2 新建slx或者mdl链路3、链路总视图4、System Generator主要参数设置5、DDS设置(固定输出2MHz)6、FDATool7、FIR滤波器设计系数设置:直接调用FD
2022-04-11 16:23:27
1320
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人