Verilog语言入门

基础

• #号后面加延迟时间，单位为一个单位时间
• b 表示二进制、d 表示十进制、o 表示八进制、h 表示十六进制
• 十进制可以表示 0-9，其他三种除了原有的表示外新增了 X->逻辑不定态，Z->高阻态
• Verilog 数值集合由：0 代表逻辑 0 或假状态，1 代表逻辑 1 或真状态，X 代表逻辑不定态，Z 代表高阻态
• 表示格式：<位宽>’<基数><数值>
  • 位宽：描述常量所含位数的十进制整数，可选项
  • 基数：可选项，B 为二进制，O 为八进制，H 为十六进制，D 为十进制，默认此项缺省为十进制
  • 数值：对于基数为 D 或者 d 的情况，数值符可以为任何十进制数，但不可以是 X 或 Z
• 约减运算符：同一个数的低位->高位依次参加位运算，得到的结果为 1 位的二进制数
• 移位运算符：<<左移运算符，>>右移运算符，补 0

Verilog 内置门级结构：

门声明语句格式：
<门的类型>[<驱动能力><延时>]<门实例 1>[，<门实例 2>，…<门实例 n>];

1. and 与门
2. nand 与非门
3. nor 或非门
4. or 或门
5. xor 异或门
6. xnor 异或非