AR42
码龄7年
关注
提问 私信
  • 博客:8,252
    8,252
    总访问量
  • 9
    原创
  • 391,266
    排名
  • 4
    粉丝
  • 0
    铁粉
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:安徽省
  • 加入CSDN时间: 2018-03-10
博客简介:

qq_41819186的博客

查看详细资料
个人成就
  • 获得9次点赞
  • 内容获得3次评论
  • 获得52次收藏
创作历程
  • 1篇
    2022年
  • 9篇
    2021年
成就勋章
TA的专栏
  • 无线通信原理
    1篇
  • 数字电子技术基础
    1篇
  • HDLBits练习
    8篇
  • STM32课程学习记录
创作活动更多

AI大模型如何赋能电商行业,引领变革?

如何使用AI技术实现购物推荐、会员分类、商品定价等方面的创新应用?如何运用AI技术提高电商平台的销售效率和用户体验呢?欢迎分享您的看法

175人参与 去创作
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

IQ调制的基础知识以及星座图

本篇个人总结来自油管,链接: Basics of IQ Signals and IQ modulation & demodulation - A tutorial,个人认为讲得浅显易懂,因此记录一下。
翻译
发布博客 2022.06.06 ·
3992 阅读 ·
8 点赞 ·
1 评论 ·
49 收藏

半导体储存电路(时序逻辑)

参照清华大学录制课程中的时序电路部分的相关总结
原创
发布博客 2021.05.31 ·
1134 阅读 ·
0 点赞 ·
0 评论 ·
2 收藏

HDLBits练习 Circuits;Karnaugh Map to Circuits

HDLBits练习 Circuits;Karnaugh Map to Circuits
原创
发布博客 2021.05.05 ·
322 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

HDLBits练习 Circuits;Combinational Logic;Arithmetic Circuits

HDLBits练习 Circuits;Combinational Logic;Arithmetic Circuits
原创
发布博客 2021.05.03 ·
234 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

HDLBits练习 Circuits;Combinational Logic;Multiplexers

Verilog Language;Multiplexers1.2-to-1 multiplexer2.2-to-1 bus multiplexer3. 9-to-1 multiplexer4. 256-to-1 multiplexer5. 256-to-1 4-bit multiplexeralways 以及 case ,casez 用法在Procedures三目运算符 用法在More Verilog Features1. +:与 -:的基本语法:[起始地址+:位宽] = [起始
原创
发布博客 2021.04.24 ·
211 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

HDLBits练习 Circuits;Combinational Logic;Basic Gates

Basic Gates0.常用逻辑门符号1.Wire2.GND3.NOR4.Another gate5.Two gates6.More logic gates7.7420 chip8.Truth tables9.Tow-bits equality10.Simple circuit A11.Simple circuit B12.Combine circuits A and B13.Ring or vibrate?14.Thermostat15.3-bit population count16.Gates an
原创
发布博客 2021.04.22 ·
397 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

HDLBits练习 Verilog Language;Procedures

Verilog Language;Procedures1.Alwaysblock12.Alwaysblock23.Always if1.Alwaysblock11.always语句的基本语法always @(敏感事件列表)begin: 块名块内局部变量定义;过程赋值语句;end例:module half_adder(a,b,en,c); input a,b,en; output reg[1:0] c; always@(a or b or
原创
发布博客 2021.04.12 ·
704 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

Verilog 数值型常量

目录数值型常量中的整数表示数值型常量中的整数表示指定格式为位宽 ’进制 数值例8'b10001101 //位宽为8位的二级制数,100011018'haf //位宽为8位的16进制数,101011115'd29 //位宽为5位的10进制数,111016'o41 //位宽为6位的八进制数,1000018'b1 //位宽为8位的二进制数,000000018'h11 //位宽为8位的16进制数,00010001...
原创
发布博客 2021.04.10 ·
470 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

HDLBits练习 Verilog Language;More Verilog Features

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结Gamma公式展示 Γ(n)=(n−1)!∀n∈N\Gamma(n) = (n-1)!\quad\foralln\in\mathbb NΓ(n)=(n−1)!∀n∈N 是通过 Euler integralΓ(z)=∫0∞tz−1e−tdt .\Gamma(z) = \int_0^\infty t^{z-1}e^{-t}dt\,.Γ(z)=∫0∞​tz−1e−
原创
发布博客 2021.04.17 ·
487 阅读 ·
1 点赞 ·
2 评论 ·
0 收藏

HDLBits练习 Verilog Language;Modules:Hierarchy

Verilog Language;Modules:Hierarchy1.Modules2.Module pos3.Module name4.Module shift5.Module shift86.Module add7.Module fadd8.Module cseladd9.Module addsub存在的问题1.Modules模块例化的基本语法:模块名 实例名 (定义连接 port 信号);//按端口名称申明与端口顺序无关mod_a instance1(.out(c),.in1(wa),.
原创
发布博客 2021.04.10 ·
301 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏