Systemverilog中@和wait区别

最新推荐文章于 2025-06-03 17:09:21 发布

Dakin_

最新推荐文章于 2025-06-03 17:09:21 发布

阅读量1.6w

点赞数 5

CC 4.0 BY-SA版权

分类专栏：学习笔记

原文链接：https://www.cnblogs.com/yiwenbo/p/10299192.html

学习笔记专栏收录该内容

2 篇文章

订阅专栏

本文探讨了Verilog中使用->触发事件和@等待事件的基本概念，以及在SystemVerilog中如何利用triggered()函数和wait语句解决事件处理中的竞争条件问题，确保线程能有效检测并响应事件。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

用来触发事件时，使用->；用来等待事件使用@或者wait。那么@和wait有什么区别呢？

在Verilog中当一个线程在一个事件上发生阻塞的同时，正好另一个线程触发了这个事件，则竞争就出现了。如果触发线程先于阻塞线程，则触发无效（触发是一个零宽度的脉冲）。
解决方法：
Systemverilog 引入了triggered（）函数，用于检测某个事件是否已被触发过，包括正在触发。线程可以等待这个结果，而不用在@操作符上阻塞。

例子：

event a;    //使用关键字event来声明一个事件a
initial begin
    #1;
    ->a;
end
initial    begin
    #1;
    @a;        //第一个进程在1ns后触发了事件a，那么第二个进程在1ns的时候等待a，有可能等的到，有可能等不到，产生竞争
end
initial begin
    #1;
    wait(a.triggered); //使用wait来等待事件a，这种方式是一定可以等到a的，这是和使用@来等待的区别
end

因此wait像是增强版的@，用来解决同一时刻的竞争冒险问题。