数字IC笔试题|verilog实现N(1-8)分频的时钟分频器,占空比50%

题目如下:
在这里插入图片描述
Verilog实现如下:

module divider(clk ,rst_n ,divider_num ,clk_out);
   input clk,rst_n;
   input [3:0] divider_num;
   output clk_out;
    
    reg [7:0] divider_en;
    
    always@(*)
    begin
    if(rst_n==1'b0)
          divider_en=8'b0000_0000;
    else 
         begin 
           case(divider_num) 
                 4'b0001 :  divider_en<=8'b0000_0001;  // 1 奇数
                 4'b0010 :  divider_en<=8'b0000_0010;  // 2 偶数
                 4'b0011 :  divider_en<=8'b0000_0100;  // 3 奇数
                 4'b0100 :  divider_en<=8'b0000_1000; //  4 偶数
                 4'b0101 :  divider_en<=8'b0001_0000; //  5 奇数
                 4'b0110 :  divider_en<=8'b0010_0000; //  6 偶数
                 4'b0111 :  divider_en<=8'b0100_0000; //  7 奇数
                 4'b1000 :  divider_en<=8'b1000_0000;  // 8 偶数 
                 default:  divider_en<=8'b0000_0000;
            endcase
         end 
    end 
    
    reg [2:0] cnt  ;
    always@(posedge clk or negedge rst_n)
    begin 
    if(rst_n==1'b0)
         cnt<=3'd0;
    else
      begin  
          if(cnt==(divider_num-1'd1))
            cnt<=3'd0;
          else
            cnt<=cnt+1'd1;
       end 
    end 
    
    reg clk_out_temp;
    
    always@(posedge clk or negedge rst_n)
    begin 
    if(rst_n==1'b0)
        clk_out_temp<=1'b0;
    else  
      begin 
       case(divider_en) 
          8'b0000_0000: clk_out_temp<=1'b0;
          8'b0000_0001: clk_out_temp<=1'b0;                     //1
          8'b0000_0010: begin               //2
                              if(cnt==3'd0)
                                  clk_out_temp<=1'b1;
                              else 
                                  clk_out_temp<=1'b0;
                         end
          8'b0000_0100:  begin              //3
                              if(cnt==3'd0 || cnt==3'd1 )
                                 clk_out_temp<=~clk_out_temp;
                              else 
                                 clk_out_temp<=clk_out_temp;
                         end
          8'b0000_1000,8'b0001_0000: begin  //4、5
                               if(cnt==3'd0 || cnt==3'd2)
                                   clk_out_temp<=~clk_out_temp;
                               else 
                                   clk_out_temp<=clk_out_temp;
                               end 
          8'b0010_0000,8'b0100_0000: begin   //6、7
                               if(cnt==3'd0 || cnt==3'd3)
                                    clk_out_temp<=~clk_out_temp;
                               else 
                                    clk_out_temp<=clk_out_temp;
                               end 
          8'b1000_0000: begin
                               if(cnt==3'd0 || cnt==3'd4)
                                    clk_out_temp<=~clk_out_temp;
                               else 
                                    clk_out_temp<=clk_out_temp;
                               end 
       endcase
     end
    end
    
    reg clk_out_temp1;
    always@(negedge clk or negedge rst_n)
    begin 
    if(rst_n==1'b0)
         clk_out_temp1<=1'b0;
    else if(divider_en[2] || divider_en[4] || divider_en[6])
         clk_out_temp1<=clk_out_temp;
    end 
    
    assign clk_out=divider_en[0]? clk:((divider_en[2] || divider_en[4] || divider_en[6]) ? (clk_out_temp1|clk_out_temp):(clk_out_temp)); 
                          
       
    
   
   
 
endmodule 

testbench:

module divider_tb;
        reg     clk ;
        reg rst_n ;
        reg [3:0] divider_num ;
        wire clk_out;
        
        parameter N=20;
        
        initial clk=1'b0;
        always#(N/2)clk = ~clk;
        
        initial 
               begin
                  rst_n=1'b0;
                  divider_num=4'd0;
                  #(100*N)
                  rst_n=1'b1;divider_num=4'd1;
                  #(100*N) 
                  divider_num=4'd2;
                  #(100*N) 
                  divider_num=4'd3; 
                  #(100*N) 
                  divider_num=4'd4;
                  #(100*N)
                  divider_num=4'd5; 
                  #(100*N) 
                  divider_num=4'd6;
                  #(100*N) 
                  divider_num=4'd7;
                  #(100*N) 
                  divider_num=4'd8;
                  #(100*N) $stop;         
                end
       
      
        divider divider(
           .clk(clk) ,
           .rst_n(rst_n) ,
            .divider_num(divider_num) ,
           .clk_out(clk_out)
        );

endmodule 

仿真结果:
在这里插入图片描述

展开阅读全文

Python数据分析与挖掘

01-08
92讲视频课+16大项目实战+源码+¥800元课程礼包+讲师社群1V1答疑+社群闭门分享会=99元 &nbsp; 为什么学习数据分析? &nbsp; &nbsp; &nbsp; 人工智能、大数据时代有什么技能是可以运用在各种行业的?数据分析就是。 &nbsp; &nbsp; &nbsp; 从海量数据中获得别人看不见的信息,创业者可以通过数据分析来优化产品,营销人员可以通过数据分析改进营销策略,产品经理可以通过数据分析洞察用户习惯,金融从业者可以通过数据分析规避投资风险,程序员可以通过数据分析进一步挖掘出数据价值,它和编程一样,本质上也是一个工具,通过数据来对现实事物进行分析和识别的能力。不管你从事什么行业,掌握了数据分析能力,往往在其岗位上更有竞争力。 &nbsp;&nbsp; 本课程共包含五大模块: 一、先导篇: 通过分析数据分析师的一天,让学员了解全面了解成为一个数据分析师的所有必修功法,对数据分析师不在迷惑。 &nbsp; 二、基础篇: 围绕Python基础语法介绍、数据预处理、数据可视化以及数据分析与挖掘......这些核心技能模块展开,帮助你快速而全面的掌握和了解成为一个数据分析师的所有必修功法。 &nbsp; 三、数据采集篇: 通过网络爬虫实战解决数据分析的必经之路:数据从何来的问题,讲解常见的爬虫套路并利用三大实战帮助学员扎实数据采集能力,避免没有数据可分析的尴尬。 &nbsp; 四、分析工具篇: 讲解数据分析避不开的科学计算库Numpy、数据分析工具Pandas及常见可视化工具Matplotlib。 &nbsp; 五、算法篇: 算法是数据分析的精华,课程精选10大算法,包括分类、聚类、预测3大类型,每个算法都从原理和案例两个角度学习,让你不仅能用起来,了解原理,还能知道为什么这么做。
©️2020 CSDN 皮肤主题: 大白 设计师: CSDN官方博客 返回首页
实付0元
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值