yttt的博客

一、PBL初始化硬件 CLK 初始化 Cpu Cache/MMU 加载XBL_SEC以及XBL_LOADER，并且进行鉴别二、XBL Loader(SBL)XBL Config PMIC 驱动 DDR 初始化 + training 初始化SMEM 加载各种image（AOP、QSEE、QHEE、ABL）并且验证三、XBL Core（UEFI）LK Fastboot

JTAG(Joint Test Action Group ，联合测试行动小组 ) 是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。JTAG 技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP （ Test Access Port ，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。如今大多数比较复杂的器件都支持 JTAG 协议，如 ARM 、 DSP 、 FPGA 器件等。

【代码】SOC Boot学习（一）——ELF文件。

Write Leveling的基本过程是，DDR进入Write Leveling后，用DQS的上升沿采样CLK信号的状态，然后将采样结果通过DQ pin 反馈给MC，MC根据收到的反馈结果后调整CLK-to-DQS的关系，将这个过程不断重复，直到training成功。通过MRW去配置FSP-OP为1，并且将CK改变到高频，即进入训练过的、高频的工作状态，在此状态可以进行一些normal操作或者进行其他频点训练。离开训练，将CK频率改回低频之后，驱动CKE为高，SDRAM会自动恢复训练前状态的寄存器值。

https://www.zhihu.com/question/36313402/answer/2398532123UEFI（统一可扩展固件接口）在启动过程主要有以下几个阶段：

mtime -2。

安装提示，选择对应安装包，然后下载。

vscode编译环境老是出问题，下面介绍两种解决方法需要提前配置好代码编译需要的库以及编译器位置等等。ctrl+shift+p,输入 >C/C++配置（JSON）打开生成的c_cpp_properties.json。

实际上，预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位，同时释放S-AMP（重新加入比较电压，一般是电容电压的1/2，以帮助判断读取数据的逻辑电平，因为S-AMP是通过一个参考电压与存储体位线电压的比较来判断逻辑值的），以准备新行的工作。此时，电容的电量（或者说其产生的电压）将是判断逻辑状态的依据（读取时也需要），为此要设定一个临界值，一般为电容电量的1/2，超过它的为逻辑1，进行重写，否则为逻辑0，不进行重写（等于放电）。前同步码和后同步码的长度是通过模式寄存器写（MRW）设置的。

【代码】UEFI EDK2框架学习 （四）——UEFI图形化。

【代码】UEFI EDK2框架学习（三）——protocol。

输出打印Hello World。

以每个die容量为4GB为例：每个通道大小为2Gb，一个die有两个通道Configuration 16Mb × 16DQ× 8 banks× 2 channels ：16Mb的寻址空间16位每个channels8个bank*每个die两channels。16Mb为R[13:0] 和C[9:0]组成的寻址空间。每个通道的粒度，即每个通道可以存储多少位的数据每个die的粒度，每个die有两个channel，这个值为Channel density的两倍bank选择通道行选信号列选信号。

如果最后的configure指令出现报错config.status: error: cannot find input file: `src/Makefile.in’，返回systemc-2.3.4/目录下，执行如下命令再返回build目录下。

执行qemu指令后出现shell界面。

时钟：CK和CKn是差分时钟输入。所有地址、命令和控制输入信号都在CK的上升沿和CKn的下降沿交叉采样。CA参数的交流时序参考CK。每个通道（A和B）都有自己的时钟对。时钟使能：CKE高电平激活并且CKE低电平停用内部时钟电路、输入缓冲器和输出驱动器。通过CKE的转换进入和退出省电模式。CKE是命令代码的一部分。每个通道（A和B）都有自己的CKE信号。CS_A，CS_B芯片选择：CS是命令代码的一部分。每个通道（A和B）都有自己的CS信号。命令/地址输入：CA信号根据。

冯·诺依曼架构的特点是将程序指令和数据存储在同一块内存中，通过一个共享的总线进行数据传输。这种结构的优点是简单易懂，容易实现，广泛应用于现代计算机系统中。哈弗架构则是将指令和数据分开存储，通过不同的总线进行数据传输，这种结构可以提高计算机的并行处理能力。

edk2 源码。

蓝牙协议栈

DDS中间件设计