2024年数字IC秋招-芯动科技-数字IC验证工程师-笔试题

于 2024-04-07 09:51:46 发布
阅读量439 收藏 3
点赞数 1
分类专栏： 24届数字IC秋招笔面真题 文章标签： 学习 数字ic ic 秋招笔试题 24届
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42135020/article/details/133018368
版权

文章目录

前言

笔试题型：简答题
笔试平台：牛客（电脑监控 + 手机监控）（少有的双机位监控）
笔试时间：2h

个人感受：全部都是大题，时间很不够

1、编写testbench

clk1=50MHz，clk2=10MHZ，写出产生时钟clk1的两种方式，以及如何通过clk1产生clk2，要求两个时钟同步。

2、编写testbench

sram，输入8bit数据，地址，输出8bit数据，写个testbench，分别读和写的task，调用进行验证。
写task要求输入为数据和地址的队列，调用一次把队列中的数据全部写进去，读task自己定义

3、序列011001连续检测

4、计算下面电路的最高工作频率

在这里插入图片描述

5、clka=100MHz，clkb=80MHz，单bit信号跨时钟域传输，先在cl

了解本专栏 订阅专栏 解锁全文
_lalla
关注
  • 1
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
订阅专栏
笔试题-2023-芯动-数字IC设计【纯净题目版】
w0shishabi的博客
02-10 4503
笔试题-2023-芯动-数字IC设计【纯净题目版】
【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）
努力，加油每一天鸭~
05-08 1496
【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）
【数字IC秋招】2024芯动科技笔试
m0_55541155的博客
07-31 2358
而这其中的Tdelay又包含了时钟源端到触发器clk的延时Tck1（一般题目认为是0，如果有的话也不影响加上即可，但是算上Tck1的话，一般Tskew会被Tck2代替，我认为本质是一样的，因为skew本身是两个触发clk端时钟沿的差值），c到q的延时Tcq和组合逻辑延时Tcomb。：使用三段式状态机设计一个去抖电路，输入信号sig_in[1:0]为片外的两个拨码开关，去抖的宽度为1ms,电路的输入时钟clk为1GHz，复位信号是rst_n，低有效。给出推导过程和门电路图，要求尽量少的使用逻辑门。
IC验证笔试题（1）---7.23芯动笔试
qq_43355574的博客
08-16 4712
一：SV中的默认成员属性是？一：SV中的默认成员属性是？SV中的类具有三个基本属性：封装，继承和多态。其中封装属性最为重要，属于开放封闭式原则。二：任务task中至少要有一个输入变量？×三：动态数组，关联数组和队列各自优缺点以及应用场景size();insert();delete();num();delete();exists();总结：动态数组在声明时不分配空间，在仿真时才分配空间和调整宽度，这样就可以在仿真时使用最小的储存量。关联数组。...
芯动笔试_2022
smartinzhou的博客
08-07 659
是的，这句话是正确的。在Verilog中，reg声明的信号通常会被综合工具映射为触发器或存储元件，以在硬件中保存状态。reg虽然被称为“寄存器”，但在硬件描述中，它不一定表示软件中常见的 CPU 寄存器，而是表示状态元素，如触发器或存储单元。通常，时序逻辑的组合是用连续赋值assign进行描述，而状态元素则使用reg声明，并在时序逻辑块中进行更新。在综合时，reg被映射为适当类型的硬件存储单元，如 D 触发器、JK 触发器等。需要注意的是，虽然在硬件综合时reg。
【2023芯动科技提前批笔试题】~ 题目及参考答案
qq_40549426的博客
07-23 7837
本次笔试题总体来说不难，都见过，但是特点就是很基础很基础，考的最多的竟然是SV的数组这块，这块之前很熟，现在都忘差不多了，感觉这块的题就得有30分了。
芯动科技2022年秋招FPGA笔试题
09-26
【芯动科技2022年秋招FPGA笔试题】是芯动科技公司在2022年度秋季招聘中为应聘者设计的一系列FPGA（Field-Programmable Gate Array，现场可编程门阵列）相关的测试题目。FPGA是一种高度可配置的集成电路，它允许用户...
IC面试题_IC数字设计笔试题_IC设计_
10-02
本文将深入探讨IC数字设计笔试题和IC设计的相关知识点，帮助你准备相关的面试和笔试。 1. **数字逻辑基础** 数字设计的基础在于理解基本的数字逻辑门，如与门、或门、非门、异或门等，以及它们的组合逻辑电路，如...
华为2021-2023年数字IC笔试真题
最新发布
04-19
华为2021-2023年数字IC笔试真题
2020联发科笔试题（IC方向)a.docx
09-23
文档为自己回忆 准确度高；2019年2020届笔试题；文档分上下两个章节，
2018各公司数字IC岗位笔试题.zip
07-30
2018年各个公司数字IC工程师岗位设计的笔试题，如寒武纪，联发科，紫光，中兴，海康威视，科达，忆芯等等.....
2012联发科数字IC设计第一波笔试题
09-12
2012联发科数字IC设计第一波笔试题 回忆版
2019年数字IC笔试题目（带答案解析）
08-13
本资源为2020届大疆数字IC笔试题目，本人对文档中的题目进行了解答和注释，大部分题目应该都是对的，欢迎大家下载讨论
数字IC设计+禾赛科技+提前批+笔试题分享
06-12
2022禾赛科技，提前批，数字IC设计岗位，笔试题分享，（部分试题） 适合2023届找数字IC相关工作的小伙伴参考。
【数字设计】芯动科技|芯原科技_2023届_笔试面试题目分享
weixin_43698385的博客
10-17 6514
【数字设计】芯动科技|芯原科技_2023届_笔试面试题目分享
数字ic笔试题分类整理
spx1164376416的博客
12-06 6844
一.数字电路基础 1.1题目： bit,byte,word,dword,qword的区别 1 byte = 8 bit 1 word = 2 byte = 16 bit 1 dword = 2 word = 32 bit 1 qword = 2 dword = 64 bit 1.2题目：什么是原码，反码，以8bit为例，给出各自表示的数值范围 原码：符号位+真值，最高位表示符号位，以8bit为例 [+3]原 = 0000_0011 [-3]原 = 1000_0011 表示范围 -127~+127 原码中0
数字IC笔试/面试题目合集
Jian_big的博客
05-13 821
笔试 1.前端设计流程，和后端设计流程，及使用相关EDA软件？ 2.请描述系统最高时钟频率计算方法。 3.画图解释setup violation和hold violation. 并说明在ASIC和FPGA不同实现上对违例的解决办法。 4.用verilog实现一个异步fifo电路。 5.画图解释同步FIFO的反压阈值水线设置方法以及依赖的因素。 6.同步复位和异步复位的区别？ 7.分情况介绍跨时钟域处理方法以及写出对应sdc约束方法。 面试 ...
2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录
热门推荐
w0shishabi的博客
01-06 1万+
由于是本人的亲身经历，所以想通过付费专栏获得一些收益。扣除平台的抽成后，我会将最终收益的一半捐献给贫困山区助学基金。专栏内容： 1. 几十场笔试真题的原题纯净版与个人解答版。 2. 几十场面试实录，包含提问、解答与个人复盘建议。 3. 个人整理的知识点总结。 4. 求职准备、简历制作方面的建议。
芯动科技数字ic笔试题
09-17
芯动科技数字IC笔试题是一个技术性较强的考试，主要测试考生在数字IC设计和开发方面的知识和能力。 首先，在数字IC设计方面，考生需要熟悉数字电路的基础知识，包括逻辑门、寄存器、计数器、时钟等。同时，还需要掌握数字IC的设计流程，了解电路设计软件的使用方法，能够根据需求绘制电路原理图，并完成数字电路的仿真与验证。 其次，在数字IC开发方面，考生需要了解硬件描述语言（HDL）的相关知识，如Verilog或VHDL，能够使用HDL语言描述数字电路的行为与结构。此外，还需要具备FPGA（可编程逻辑阵列）开发能力，熟悉开发板的使用方法，能够将HDL描述的电路编译、下载到开发板上，并进行功能测试与调试。 另外，考生还需要了解数字IC的测试与验证方法。数字IC的测试主要包括功能测试、时序测试和功耗测试等，考生需要掌握测试方法和测试工具的使用，并能够分析测试结果进行故障分析与修复。 在参加芯动科技数字IC笔试题时，考生需要结合自身的实际经验和知识储备，全面回答问题，体现自己在数字IC设计和开发方面的能力。在答题过程中，要注意清晰、简洁地表达思路，避免冗长的语句和重复的表述。此外，还要注意一些细节，如正确使用专业术语、标注单位、使用图表等，以展示自己的专业水平和思考能力。 通过芯动科技数字IC笔试题的考验，考生可以提升自己的技术能力，拓宽自己的专业知识领域，为未来的工作和研究打下坚实的基础。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值