【24届数字IC秋招总结】提前批面试经验2——芯动、兆易创新、地平线

---

前言

提前批面试公司：芯动、兆易创新、地平线

---

一、兆易创新-逻辑设计验证工程师

面试时间：8.9 8.16 8.24

1.1 一面面试问题

1、自我介绍
2、介绍UVM的组件结构
3、driver和sequencer之间的通信
4、覆盖率怎么收集，怎么保证每次递增
5、一般用异步复位还是同步复位多，为什么
6、异步复位的优缺点，怎么解决
7、异步复位同步释放几个触发器实现，电路图是怎样的
8、触发器的建立时间和保持时间
9、违例怎么解决，保持时间和周期相关吗
10、锁存器需要考虑什么时序关系
11、高电平使能的锁存器，输入由0到1，锁存的是什么信号，使能信号去除的时候，输入由0到1，锁存的是什么，底层电路的原因是什么
12、或非门用cmos电路怎么搭建
13、半加器的电路是什么样的
14、老家哪里的，考虑合肥定居吗
15、上海和苏州选什么

反问问题：
1、设计和验证都需要掌握吗 答：主要是验证，也有设计
2、培训有吗，有多久 答：一个半月 导师培训

1.2 二面面试问题

1、自我介绍
2、研究生方向
3、UVM怎么学的
4、覆盖率没收集到的是哪些
5、有些功能覆盖率没收集到是为什么
6、触发器和锁存器的区