该专栏为热销专栏榜 第77名文章目录
- 前言
-
- 1、根据芯片验证的质量要求，芯片系统验证中的测试点分解活动应该（ ）
- 2、不带复位端的寄存器，在芯片上电时状态不确定，因此不能作为 FIFO 里的数据存储单元使用。
- 3、在同步电路设计中，逻辑电路的时序模型如下：T1为触发器的时钟端到数据输出端的延时，T2为连线延时，T3为组合逻辑延时，T4为时钟网络延时，假设时钟周期为Tcycle Tsetup、Thold分别为触发器的setup time、hold time。那么，为了保证数据正确采样（该路径为非multi-cycle路径），下面哪个等式必须正确：
- 4、对于设计中所使用的Pipeline，说法中正确的有（ ）
- 5、如下哪些采用了one-hot状态机编码（ ）
- 6、关于如下代码，以下说法正确的是（ ）。
- 7、如下关于动态功耗的描述，正确的是（ ）
- 8、对状态机描述正确的是（ ）
- 9、CLKA时钟域的单bit信号，没有做同步处理直接被CLKB时钟采样的话会出现哪些值？（ ）
- 10、模块实例化子模块时，有哪些关联方式 ( )
- 11、下面的跳转语句哪些是SV语言支持的（ ）
- 12、Verilog中属于4态的数据类型有
- 13、时钟 skew 是由于晶振本身确定性，电源以及温度的变化造成了时钟频率的影响，此描述是否正确
- 14、在时序always模块中使用（ ）赋值语句
- 15、关于fork/join,以下说法不正确的是 （ ）
- 16、一个verilog文件可以放置多个module，只要module名字不重复
- 17、图示电路是一个CMOS或非门电路
- 18、图中，从DC和PT的角度出发，共有多少条reg到reg的path
- 19、10、ASIC设计中低功耗方法包含门级、架构级、RTL级等，对低功耗的效果从大到小排列应该是
- 20、对110个符号进行编码，需要几位二进制数码 （ ）
- 21、在DC综合的时候，我们需要提前考虑DFT的操作，需要工具把不带SI和SE的寄存器替换成带SI和SE的寄存器，请问这个替换操作可以用哪个命令实现
- 21、不允许在时序电路中，使用阻塞赋值
- 22、描述时序逻辑时，只有 if 条件分支没有 else 分支有助于综合（DC）自动插 icg，降低寄存器翻转率
- 23、generate for循环语句中使用的标尺变量可定义为genvar
- 24、一个宽 10ns 的脉冲，传到 CLKB(时钟频率 200MHz）经过打 2 拍或者 3 拍)之后脉冲宽度是多少?
- 25、wire [0:7]a[5:0];有语法错误
- 26、reg[255:0] mem [31:0]; 该声明定义了一个位宽为_256_Bits，深度为__32__的Memory 22、对于一个mailbox邮箱变量，想要从mailbox无阻塞地获取一个数据，可以使用的方法是B
- 27、systemverilog多态的实现方法包含覆盖和过载
- 28、Systemverilog中，下列不属于动态数组内建函数的是
- 29、SPI是一种全双工的通讯协议，所以主机到从机的数据和从机到主机的数据可以不同速率同时传输？
- 30、6bit有符号数,它的原码、反码、补码表示的数值范围为( )
前言
此部分包含华为机试真题，方向是数字芯片，内容详细包括设计、验证、后端等，大部分题目给出参考答案。华为机试都是从题库里抽题目，所以这些题目还是很有参考性的，甚至是完全一样，可以搜到的。
（题目内容较多，将分开编写几个文章）
1、根据芯片验证的质量要求，芯片系统验证中的测试点分解活动应该（ ）
A.采用全黑盒方式分解以保证规格的正确性
B.依靠验证人员对电路实现的充分揣测
C.主要考虑单元电路的设计内容
D.适当覆盖芯片内部实现
参考答案：A
2、不带复位端的寄存器，在芯片上电时状态不确定，因此不能作为 FIFO 里的数据存储单元使用。
A.正确。
B.错误。
参考答案：B
3、在同步电路设计中，逻辑电路的时序模型如下：T1为触发器的时钟端到数据输出端的延时，T2为连线延时，T3为组合逻辑延时，T4为时钟网络延时，假设时钟周期为Tcycle Tsetup、Thold分别为触发器的setup time、hold time。那么，为了保证数据正确采样（该路径为非multi-cycle路径），下面哪个等式必须正确：
A.T1+T2+T3+T4<Tcycle-Tsetup,T1+T2&#
订阅专栏 解锁全文
614
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
