该专栏为热销专栏榜 第77名文章目录
- 前言
-
- 1、systemverilog中类默认的成员属性是
- 2、格雷码的异步处理可以采用直接打拍的方式，在STA时不需要特殊检查
- 3、某包处理器的工作时钟为 125MHz，在正常工作时，它可以每 32 个时钟周期处理个 64 字节的以太包。则该包处理器的处理性能是
- 4、为什么数字电路系统中只使用二进制?
- 5、电路设计中需要关注PPA，分别指
- 6、下述关于覆盖率收集结果的描述正确的是
- 7、在设计中，可以被用于进行不同时钟域隔离的memory类型为
- 8、芯片的工作条件主要是指
- 9、以下哪几种因素会影响芯片的静态功耗
- 10、下面哪些语句是不可综合的
- 11、在IC设计中，复位设计面临的主要问题包括
- 12、下面关于always语句的使用描述正确的是
- 13、某个时钟域的建立时间要求是3ns，保持时间要求是3ns，那么如下几个寄存器，存在时序收敛问题的是
- 14、表示任意两位无符号十进制数需要（ ）位二进制数
- 15、时间尺度定义为timescale 10ns/100ps，选择正确答案
- 16、时序逻辑电路不仅与输入有关，还与原来的状态有关。
- 17、同步复位需要进行recovery和removal检查，异步复位不需要进行recovery和removal检查
- 18、关于false path，正确的是
- 19、下面是一个什么电路：
- 20、对于信号定于语句：reg[0:4] always,a;说法错误的是
- 21、下列说法错误的是
- 22、关于异步设计的危害，下面说法错误的是
- 23、System Verilog中，下面哪种数组在使用前需要执行new操作
- 24、对于initial语句，说法错误的是
- 25、以下名称不属于verilog关键字的是
- 26、当功能覆盖率达到100%，可以说明
- 27、RTL代码是测试点的一个重要来源
- 28、时序电路中，既可以使用阻塞语句，也可以使用非阻塞语句
- 29、数字电路设计中，下列哪种手段无法消除竞争冒险现象
- 30、异步时钟数据采样的方法错误的是
前言
此部分包含华为机试真题，方向是数字芯片，内容详细包括设计、验证、后端等，大部分题目给出参考答案。华为机试都是从题库里抽题目，所以这些题目还是很有参考性的，甚至是完全一样，可以搜到的。
（题目内容较多，将分开编写几个文章）
1、systemverilog中类默认的成员属性是
A.private
B.public
C.automatic
D.local
参考答案：B
2、格雷码的异步处理可以采用直接打拍的方式，在STA时不需要特殊检查
A.正确
B.错误
参考答案：A
3、某包处理器的工作时钟为 125MHz，在正常工作时，它可以每 32 个时钟周期处理个 64 字节的以太包。则该包处理器的处理性能是
A.2G bps
B.4G bps
C.1G bps
D.250M bps
参考答案：A
4、为什么数字电路系统中只使用二进制?
A.自然界的本质决定
B.比十进制更简单
C.晶体管的特性决定
D.其他都正确
参考答案：C
5、电路设计中需要关注PPA，分别指
A.功耗
B.性能
C.面积
D.成本
订阅专栏 解锁全文
1468
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
