前言
汇总整理在面试过程中常见的问题,如果都能回答下来,那么面试肯定不成问题的
16、约束的类型、solve…before
权重约束dist、条件约束if-else/->、软约束soft、内嵌约束randomize…with…、范围约束inside
约束是声明性代码,是并行运行的。
(1)内嵌约束和class里面的约束有何区别
没有区别,是等效的,但是要注意约束不要发生冲突
(2)solve…before和if-else区别
会举例说明,会改变随机的概率,只能是整数使用,且不能是randc
条件约束if-else是并行运行的,两个变量的值同时确定
solve—before是先确定前者的值,再确定后者的值,有先后顺序
本文汇总了数字集成电路验证中关于SystemVerilog(SV)和UVM的基础知识,包括约束类型、solve...before与if-else的区别、断言的用法及其相关操作符、并发断言的层次、调试方法、随机化内容以及clocking block的skew。掌握这些知识点能帮助读者深入理解数字IC验证。
订阅专栏 解锁全文
&spm=1001.2101.3001.5002&articleId=137767454&d=1&t=3&u=78b205de5d4e44b5bcd0fa1127062533)
226

被折叠的 条评论
为什么被折叠?



